异步计数器-《计算机结构与逻辑设计》.ppt

单击此处编辑母版标题样式,*,*,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,5.2.1,异步二进制计数器,5.2.2,同步二进制计数器,5.2 二进制计数器,返回,结束,放映,10/22/2026,1,复习,时序逻辑电路的特点？,寄存器分类？,位二进制数码需几个触发器来存放？,10/22/2026,2,计数器,：用以统计输入时钟脉冲CP个数的电路。,计数器的分类：,5.2 二进制计数器,1按计数进制分,二进制,计数器：按二进制数运算规律进行计数的电路称作二进制计数器。,十进制,计数器：按十进制数运算规律进行计数的电路称作十进制计数器。,任意进制,计数器：二进制计数器和十进制计数器之外的其它进制计数器统称为任意进制计数器。,二进制计数器是结构最简单的计数器，但应用很广。,10/22/2026,3,2,按数字的变化规律,加法,计数器：随着计数脉冲的输入作递增计数的电路称作加法计数器。,减法,计数器：随着计数脉冲的输入作递减计数的电路称作减法计数器。,加/减,计数器：在加,/,减控制信号作用下，可递增计数，也可递减计数的电路，称作加,/,减计数器，又称可逆计数器。,也有特殊情况，不作加,/,减，其状态可在外触发控制下循环进行特殊跳转，状态转换图中构成封闭的计数环。,3,按计数器中触发器翻转是否同步分,异步,计数器：计数脉冲只加到部分触发器的时钟脉冲输入端上，而其它触发器的触发信号则由电路内部提供，应翻转的触发器状态更新有先有后的计数器，称作异步计数器。,同步,计数器,：计数脉冲同时加到所有触发器的时钟信号输入端，使应翻转的触发器同时翻转的计数器，称作同步计数器。,10/22/2026,4,1异步二进制加法计数器,必须满足二进制加法原则：逢二进一（,1+1=10,，即,Q,由,10,时有进位。）,组成二进制加法计数器时，各触发器应当满足：,每输入一个计数脉冲，触发器应当翻转一次（即用,T,触发器）；,当低位触发器由,1,变为,0,时，应输出一个进位信号加到相邻高位触发器的计数输入端。,10/22/2026,6,图5-12 3位异步二进制加法计数器,仿真,（1）,JK,触发器构成的,3,位异步二进制加法计数器（用CP脉冲下降沿触发）,电路组成,工作原理,10/22/2026,7,计数器的状态转换表,表5-5 3位二进制加法计数器状态转换表,CP,顺序,Q,2,Q,1,Q,0,等效十进制数,0,0 0 0,0,1,0 0 1,1,2,0 1 0,2,3,0 1 1,3,4,1 0 0,4,5,1 0 1,5,6,1 1 0,6,7,1 1 1,7,8,0 0 0,0,10/22/2026,8,状态转换图,图5-14 3位二进制加法计数器的状态转换图,圆圈内表示,Q,2,Q,1,Q,0,的状态,用箭头表示状态转换的方向,10/22/2026,10,结论,如果计数器从000状态开始计数，在第八个计数脉冲输入后，计数器又重新回到000状态，完成了一次计数循环。所以该计数器是,八进制,加法计数器或称为,模8,加法计数器。,如果计数脉冲,CP,的频率为,f,0,，那么,Q,0,输出波形的频率为1/2,f,0,，,Q,1,输出波形的频率为1/4,f,0,，,Q,2,输出波形的频率为1/8,f,0,。这说明计数器除具有计数功能外，还具有,分频,的功能。,10/22/2026,11,2,异步二进制减法计数器,必须满足二进制数的减法运算规则：,0-1,不够减，应向相邻高位借位，即,10-11,。,组成二进制减法计数器时，各触发器应当满足：,每输入一个计数脉冲，触发器应当翻转一次（即用,T,触发器）；,当低位触发器由,0,变为,1,时，应输出一个借位信号加到相邻高位触发器的计数输入端。,10/22/2026,13,表5-6 3位二进制减法计数器状态表,CP,顺序,Q,2,Q,1,Q,0,等效十进制数,0,0 0 0,0,1,1 1 1,7,2,1 1 0,6,3,1 0 1,5,4,1 0 0,4,5,0 1 1,3,6,0 1 0,2,7,0 0 1,1,8,0 0 0,0,10/22/2026,15,图5-17 3位异步二进制减法计数器的状态转换图,圆圈内表示,Q,2,Q,1,Q,0,的状态,用箭头表示状态转换的方向,10/22/2026,16,异步二进制计数器的构成方法可以归纳为：,N,位异步二进制计数器由,N,个计数型,（T）,触发器组成。,若采用下降沿触发的触发器,加法计数器的进位信号从,Q,端引出,减法计数器的借位信号从,Q,端引出,若采用上升沿触发的触发器,加法计数器的进位信号从,Q,端引出,减法计数器的借位信号从,Q,端引出,N,位二进制计数器可以计,2,N,个数，所以又可称为,2,N,进制计数器。,10/22/2026,18,异步二进制计数器的优点：电路较为简单。,缺点：进位（或借位）信号是逐级传送的，工作频率不能太高；,状态逐级翻转，存在中间过渡状态。,状态从111000的过程？,111110 100 000,10/22/2026,19,5.2.2同步二进制计数器,返回,同步计数器中，各触发器的翻转与时钟脉冲同步。,同步计数器的工作速度较快，工作频率也较高。,1同步二进制加法计数器,（1）设计思想：,所有触发器的时钟控制端均由计数脉冲,CP,输入，CP的每一个触发沿都会使所有的触发器状态更新。,应控制触发器的输入端，可将触发器接成T触发器。,当低位不向高位进位时，令高位触发器的,T,0，触发器状态保持不变；,当低位向高位进位时，令高位触发器的,T,=1，触发器翻转，计数加1。,10/22/2026,20,（2）当低位全1时再加1，则低位向高位进位。,111,111100,11111000,1111110000,可得到,T,的表达式为：,T,0,=,J,0,=,K,0,=1,T,1,=,J,1,=,K,1,=,Q,0,T,2,=,J,2,=,K,2,=,Q,1,Q,0,T,3,=,J,3,=,K,3,=,Q,2,Q,1,Q,0,10/22/2026,21,表5-7 4位二进制加法计数器的状态转换表,CP,顺序,Q,3,Q,2,Q,1,Q,0,0,0 0 0 0,1,0 0 0 1,2,0 0 1 0,3,0 0 1 1,4,0 1 0 0,5,0 1 0 1,6,0 1 1 0,7,0 1 1 1,8,1 0 0 0,9,1 0 0 1,10,1 0 1 0,11,1 0 1 1,12,1 1 0 0,13,1 1 0 1,14,1 1 1 0,15,1 1 1 1,16,0 0 0 0,10/22/2026,22,图5-20 4位同步二进制加法计数器,T,0,=,J,0,=,K,0,=1,T,1,=,J,1,=,K,1,=,Q,0,T,2,=,J,2,=,K,2,=,Q,1,Q,0,T,3,=,J,3,=,K,3,=,Q,2,Q,1,Q,0,仿真,10/22/2026,24,2同步二进制减法计数器,（1）设计思想：,所有触发器的时钟控制端均由计数脉冲,CP,输入，CP的每一个触发沿都会使所有的触发器状态更新。,应控制触发器的输入端，可将触发器接成T触发器。,当低位不向高位借位时，令高位触发器的,T,0，触发器状态保持不变；,当低位向高位借位时，令高位触发器的,T,=1，触发器翻转，计数减1。,10/22/2026,25,（2）触发器的翻转条件是：当低位触发器的,Q,端全1时再减1，则低位向高位借位。,1011,100111,10001111,1000011111,可得到T的表达式为：,10/22/2026,26,3同步二进制可逆计数器,将加法和减法计数器综合起来，由控制门进行转换，可得到可逆计数器。,图5-21 4位同步二进制可逆计数器,S,为加减控制端,S,=1时，加法计数,S,=0时，减法计数,10/22/2026,28,作业题,5-4,返回,10/22/2026,29,