计算机组成原理3.2随机读写存储器.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,3.2 随机读写存储器,3.2.1,SRAM,存储器,3.2.2,DRAM,存储器,3.2.3 主存储器组成实例,3.2.4 高性能的主存储器,3.2.1,SRAM,存储器,1.基本存储元,2.,SRAM,存储器的组成,3.,SRAM,存储器芯片实例,4.存储器与,CPU,连接,5.存储器的读、写周期,1.基本存储元,1.基本存储元,基本存储元是组成存储器的基础和核心,它用来存储一位二进制信息0或1。,六管,SRAM,存储元的电路图及读写操作,图,2.,SRAM,存储器的组成,SRAM,存储器的组成框图,存储体,：存储单元的集合，通常用,X,选择线(行线)和,Y,选择线(列线)的交叉来选择所需要的单元。,地址译码器,：将用二进制代码表示的地址转换成输出端的高电位，用来驱动相应的读写电路，以便选择所要访问的存储单元。地址译码有两种方式,单译码方式和双译码方式。,一个采用,双译码结构的40961的存储单元矩阵,的译码过程,驱动器,:双译码结构中，在译码器输出后加驱动器，驱动挂在各条,X,方向选择线上的所有存储元电路。,2.,SRAM,存储器的组成,I/O,电路,：处于数据总线和被选用的单元之间，控制被选中的单元读出或写入，放大信息。,片选,:在地址选择时，首先要选片,只有当片选信号有效时，此片所连的地址线才有效。,输出驱动电路,:为了扩展存储器的容量，常需要将几个芯片的数据线并联使用；另外存储器的读出数据或写入数据都放在双向的数据总线上。,3.,SRAM,存储器芯片实例,2114存储器芯片的逻辑结构,方框图,由于读操作与写操作是分时进行的，读时不写，写时不读，因此，输入三态门与输出三态门是互锁的，数据总线上的信息不致于造成混乱。,4.存储器与,CPU,连接,CPU,对存储器进行读/写操作，首先由地址总线给出地址信号，然后要发出读操 作或写操作的控制信号，最后在数据总线上进行信息交流，要完成地址线的连接、数据线的连接和控制线的连接。,存储器芯片的容量是有限的,为了满足实际存储器的容量要求，需要对存储器进行扩展。,位扩展法:,只加大字长，而存储器的字数与存储器芯片字数一致,对片子没有选片要求,字扩展法:,仅在字向扩充，而位数不变.需由片选信号来区分各片地址,字位同时扩展法:,4.存储器与,CPU,连接,位扩展法,：使用8,K1,的,RAM,存储器芯片,组成8,K8,位的存储器,字扩展法:,用16,K8,位的芯片采用字扩展法组成64,K8,位的存储器,字位同时扩展法,:一个存储器的容量假定为,MN,位，若使用,lk,位的芯片(,lM,kN)，,需要在字向和位向同时进行扩展。此时共需要(,M/l)(N/k),个存储器芯 片。,5.存储器的读、写周期,在与,CPU,连接时,CPU,的控制信号与存储器的读、写周期之间的配合问题是非常重要的。,读周期,:读周期与读出时间是两个不同的概念。,读出时间,是从给出有效地址到外部数据总线上稳定地出现所读出的数据信息所经历的时间。,读周期时间,则是存储片进行两次连续读操作时所必须间隔的时间，它总是大于或等于读出时间。,写周期,:要实现写操作，要求片选,CS,和写命令,WE,信号都为低，并且,CS,信号,与,WE,信号相“与”的宽度至少应为,t,w,。,5.存储器的读、写周期,图3.8 2114的读周期,5.存储器的读、写周期,【例1】,下图是,SRAM,的写入时序图。其中,R/W,是读/写命令控制线，当,R/W,线为低电平时,存储器按给定地址把数据线上的数据写入存储器。请指出下图写入时序中的错误，并画出正确的写入时序图。,5.存储器的读、写周期,【解】,写入存储器的时序信号必须同步。,通常，当,R/W,线加负脉冲时，地址线和数据线的电平必须是稳定的。当,R/W,线达到低电平时，数据立即被存储。,3.2.2,DRAM,存储器,1,.四管动态存储元,2.单管动态存储元,3.,DRAM,存储芯片实例,4.,DRAM,的刷新,5.存储器控制电路,1四管动态存储元,四管的动态存储电路,是将六管静态存储元电路中的负载管,T3，T4,去掉而成的。,和六管静态存储元电路有什么区别：,写操作,:,I/O,与,I/O,加相反的电平，当,T5,T6,截止时，靠,T1，T2,管栅极电容的存储作用，在一定时间内(如2,ms),可保留所写入的信息。,读操作,:先给出预充信号，使,T9，T10,管导通，位线,D,和,D,上的电容都达到电源电压。字选择线使,T5，T6,管导通时，存储的信息通过,A，B,端向位线输出。,1四管动态存储元,刷新操作,:为防止存储的信息电荷泄漏而丢失信息，由外界按一定规律不断给栅极进行充电，补足栅极的信息电荷。,2.单管动态存储元,单管动态存储元电路由一个管子,T1,和一个电容,C,构成。,写入,：字选择线为“1”，,T1,管导通，写入信息由位线(数据线)存入电容,C,中；,读出,：字选择线为“1”，存储在电容,C,上的电荷，通过,T1,输出到数据线上，通过读出放大器即可得到存储信息。,单管存储元电路和四管存储元电路对比,名称,优点,缺点,四管存储元电路,外围电路比较简单，刷新时不需要另加外部逻辑,管子多，占用的芯片面积大,单管存储元电路,元件数量少，集成度高,需要有高鉴别能力的读出放大器配合工作，外围电路比较复杂。,3.,DRAM,存储芯片实例,DRAM,存储器芯片由存储体与外围电路构成。但它集成度要高，外围电路更复杂。,16,K,的,DRAM,存储器片2116的逻辑结构示意图。,4.,DRAM,的刷新,动态,MOS,存储器采用“读出”方式进行刷新。从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍为止，这一段时间间隔叫刷新周期。,常用的刷新方式有三种，一种是集中式，另一种是分散式，第三种是异步式。,集中式刷新,：在整个刷新间隔内，前一段时间重复进行读/写周期或维持周期，等到需要进行刷新操作时，便暂停读/写或维持周期，而逐行刷新整个存储器，它适用于高速存储器。,4.,DRAM,的刷新,图3.14(,a),集中刷新方式,4.,DRAM,的刷新,分散式刷新：,把一个存储系统周期,t,c,分为两半，周期前半段时间,t,m,用来读/写操作或维持信息，周期后半段时间,t,r,作为刷新操作时间。这样，每经过128个系统周期时间，整个存储器便全部刷新一遍。,图3.14(,b),分散刷新方式,4.,DRAM,的刷新,异步式刷新,方式是前两种方式的结合,【例2】,说明1,M1,位,DRAM,片子的刷新方法，刷新周期定为8,ms,【解】,如果选择一个行地址进行刷新，刷新地址为,A0A8，,因此这一行上的2048个存储元同时进行刷新，即在8,ms,内进行512个周期的刷新。按照这个周期数，51220481 048 567，即对1,M,位的存储元全部进行刷新。,刷新方式可采用：在8,ms,中进行512次刷新操作的集中刷新方式，或按8,ms51215.5s,刷新一次的异步刷新方式。,5.存储器控制电路,DRAM,存储器的刷新需要有硬件电路的支持，包括刷新计数器、刷新/访存裁决、刷新控制逻辑等。,这些控制线路形成,DRAM,控制器,，它将,CPU,的信号变换成适合,DRAM,片子的信号。,3.2.3主存储器组成实例,本小节以,DRAM,控制器,W4006AF,为例，说明80386中主存储器的构成方法。,采用,W4006AF,构成的80386主存储器简图,3.2.3主存储器组成实例,(1),W4006AF,的外特性,可以控制两个存储体交叉访问；,可以对256,KB16MB,的,DRAM,片子进行访问；,最多可控制128个,DRAM,片子；,采用,CAS,在,RAS,之前的刷新方式。,3.2.3主存储器组成实例,2)主存储器组成,上图右半部所示为80386主存储器的基本构成,有4 个存储模块，每个模块存储容量为1,M,32,位。,在用,W4006AF,控制器构成存储器时，几乎不需要外加电路，直接把,W4006AF,同,CPU,和,DRAM,双方进行连接即可。,要对主存容量进行扩充，只需扩充,DRAM,芯片数量或更换存储容量更大的,DRAM,芯片即可。,3.2.4高性能的主存储器,1.,EDRAM,芯片,2.,EDRAM,内存条,3.主存物理地址的存储空间分布,1.,EDRAM,芯片,EDRAM,芯片又称增强型,DRAM,芯片，它在,DRAM,芯片上集成了一个,SRAM,实现的小容量高速缓冲存储器，从而使,DRAM,芯片的性能得到显著改进。,1,M4,位,EDRAM,芯片的结构框图,以,SRAM,保存一行内容的办法，对成块传送非常有利。如果连续的地址高11位相同，意味着属于同一行地址，那么连续变动的9位列地址就会使,SRAM,中相应位组连续读出，这称为,猝发式读取,。,1.,EDRAM,芯片,EDRAM,的这种结构还带来另外两个优点：,在,SRAM,读出期间可同时对,DRAM,阵列进行刷新。,芯片内的数据输出路径与输入路径是分开的，允许在写操作完成的同时来启动同一行的读操作。,2.,EDRAM,内存条,一片,EDRAM,的容量为1,M4,位，8片这样的芯片可组成1,M32,位的存储模块。,8个芯片共用片选信号,Sel、,行选通信号,RAS、,刷新信号,Ref,和地址输入信号,A0A10。,当某模块被选中，此模块的8个,EDRAM,芯片同时动作，8个4位数据端口,D3D0,同时与32位数据总线交换数据，完成一次32位字的存取。,上述存储模块本身具有高速成块存取能力,这种模块内存储字完全顺序排放，以猝发式存取来完成高速成块存取的方式，在当代微型机中获得了广泛应用,3.主存物理地址的存储空间分布,下面以奔腾,PC,机主存为例，说明主存物理地址的存储空间概念。,奔腾,PC,机主存物理地址存储空间分布情况,最大可访问主存空间为256,MB，,实际只安装了16,MB,的,DRAM。,存储空间分成基本内存、保留内存、扩展内存几部分。,