第五节 系统循环码的编译码电路.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第五节 系统循环码的编译码电路,一、除法电路,系统循环码的编码是将信息多项式,m(x),乘以,x,n-k,，再除以生成多项,g(x),，把所得余式,r(x),与,x,n-k,m(x),模,2,加，便得到码字,c(x)=x,n-k,m(x)+r(x),。译码时用接收码字去除以生成多项式,g(x),，判余式是否为零。由此可见，无论编码还是译码，都要进行多项式的除法运算，求余式。,n k,级编码器有两种：一种是,g,(,x,),的乘法电路；另一种是,g,(,x,),的除法电路。前者主要利用方程式,C,(,x,)=,m,(,x,),g,(,x,),进行编码，但这样编出的码为非系统码，而后者是系统码编码器中常用的电路，这里我们只介绍系统码的编码电路。,二元域上多项式的除法运算，可以用多项式运算，也可以用与多项式对应的二进制序列运算。,例如：,生成多项式,g(x)=x,3,+x+1,生成（,7,4,）系统循环码时，对信息多项式,m(x)=x,3,+x,2,+,x+1,的编码和对它生成的码字进行译码的除法运算用可以二进制序列计算。,由生成多项式,g(x)=1*x,3,+0*x,2,+1*x+1,得到除数：,1 0 1 1,；,由信息多项式,m(x)=1*x,3,+1*x,2,+1*x+1,得到被除数：,1 1 1 1,；,在运算中，当被除数或中间余数的位数不小于除数位数,n-k+1,时，若被除数或中间余数的最高位为,1,，则商取,1,，同时将被除数或中间余数的前面,n-k+1,位与除数的,n-k+1,位模,2,加，得另一中间余数；,若被除数或中间余数的位数不小于除数位数,n-k+1,，但最高位为,0,，则商取,0,，同时将被除数或中间余数的前面,n-k+1,位模,2,加与除数的,n-k+1,个,0,位，得新的中间余数，直到最高位是,1,，重复前面运算过程；当中间余数位数等于,n-k,时，运算结束，这个中间余数就是最后的余数。,多项式的除法运算，还可以用反馈移位寄存器实现。当除式,g(x),为,n-k,次多项式时，完成除法运算的电路见图,3-3,，称为,除法电路,。只要除式,g(x),被确定，与它对应的除法电路也唯一地被确定。,二、系统循环码的译码电路,按照图,3-3,，当,g(x)=x,3,+x+1,时可以构成图,3-4,所示的除法电路。这种除法电路的被除数从移位寄存器的低端输入，所以称它为低端输入除法电路。被除数为,1111111,，它在低端输入除法电路中的运算过程如表,3-5,所示。,该除法电路完成的除法运算，与前面竖式所做的除法运算一样。前三个移位节拍，将被除数的高三位逐位移入移位寄存器，因为这是被除数的位数小于,n-k+1=4,，高端始终输出为,0,。从第,4,个节拍开始，移位寄存器的高端开始输出商，寄存器中则留下运算过程的中间余数的高三位。到第七个节拍时，被除数全部输入电路，三个寄存器中留下最后的余数,0 0 0,。,综上可知，当被除数是,n,位二进制数时，低端输入除法电路要经过,n,次移位运算得到最后余数。如果接收端按生成多项式,g(x),构成低端输入除法电路，并把从信道中接收的码字按接收节拍逐位送入除法电路，那么当,n,位码元接收完后，除法电路中寄存器状态便是接收码字除以生成多项式之后的余式，即伴随式。这时，低端输入除法电路完成了译码运算。,从理论上讲,，低端输入除法电路也可以完成编码除法运算。这时被除数为,1111000,，电路除法运算过程如表,3-6,所示。,移位次数,被除数,r,0,r,1,r,2,商,0,1111000,0 0 0,0,1,111000,1 0 0,0,2,11000,1 1 0,0,3,1000,1 1 1,1,4,000,0 0 1,1,5,00,1 1 0,0,6,0,0 1 1,1,7,1 1 1,综上可知，当被除数是,n,位二进制数时，低端输入除法电路要经过,n,次移位运算得到最后余数。如果接收端按生成多项式,g(x),构成低端输入除法电路，并把从信道中接收的码字按接收节拍逐位送入除法电路，那么当,n,位码元接收完后，除法电路中寄存器状态便是接收码字除以生成多项式之后的余式，即伴随式。这时，低端输入除法电路完成了译码运算。,综上可知，当被除数是,n,位二进制数时，低端输入除法电路要经过,n,次移位运算得到最后余数。如果接收端按生成多项式,g(x),构成低端输入除法电路，并把从信道中接收的码字按接收节拍逐位送入除法电路，那么当,n,位码元接收完后，除法电路中寄存器状态便是接收码字除以生成多项式之后的余式，即伴随式。这时，低端输入除法电路完成了译码运算。,三、系统循环码的编码电路,图,3-5,为,g(x)=x,3,+x+1,对应的高端输入除法电路，它仍由生成多项式,g(x),唯一地确定。,如果被除数为信息序列,1111,，即,m(x)=x,3,+x,2,+x+1,，当信息序列送入该除法电路时，除法电路的运算过程如表,3-7,所示。这时电路经过四次移位运算得到余式,111,。,比较表,3-6,和表,3-7,，低端输入除法电路先要将被除数逐位移入,n-k,个移位寄存器，在第,n-k+1,个节拍，才从电路高端输出商的第一位。而高端输入除法电路的被除数从高端输入，第一个节拍就可以从高端的模,2,加法器输出商，相当于把运算提前了,n-k,个节拍，因此只要,k,个节拍就完成运算。另外，低端输入除法电路和高端输入除法电路在运算原理上时不同的，后者的运算过程不能直接从除法算式中理解,用高端输入除法电路完成编码运算时，只需将,k,位信息码元在向信道发送的同时，也送入除法电路，当,k,位信息位发送结束时，,k,次运算同时完成，在除法电路中便得到信息位对应的余数。再把信息的余数紧跟信息位发向信道，就保证了一个码字中的,n,位码元向信道发送是不间断的。同理，也可以使码字与码字之间的发送也是连续的。,在计算机通信中，可以直接用串行接口电路对传送的信息信息实现循环码的编码和译码效验。串行接口电路内部都包含有生成多项式的对应的编码和译码电路。因此可以通过对串行接口电路的初始化编程，使信息在通过串行接口电路发送和接受时，同时自动完成循环码的编码和译码除法运算。,