计算机硬件技术基础第2章（组成原理）.ppt

第,1,章 计算机概述,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第,2,章 计算机系统组成及工作原理,二进制数与信息表示,二进制数据表示,二进制表示、与十进制、十六进制的转换,非数值型数据,ASCII,码于汉字编码,定点与浮点的二进制表示,补码,规则、特点、运算,逻辑电路,逻辑电路的基础知识,逻辑“门”电路,组合逻辑电路,加法器、编码器、译码器,触发器,基本时序电路,寄存器、计数器,计算机的硬件组成,CPU,组成与工作原理,指令系统、寻址方式的概念,CPU,的工作过程举例,1,2.1,二进制数与信息表示,关于二进制,在计算机内一切信息必须进行数字化编码（即用二进制代码形式），才能在机内传送、存储和处理。,二进制：,只有,0,和,1,，按,“,逢二进一,”,规律，第,k,位权是,2,k,。,二进制 十进制,b,n-1,b,n-2,b,0,=,d,n-1,d,n-2,.d,0,=,1011,=,1,X2,3,+,0,X2,2,+,1,X2,1,+,1,X2,0,305,=,3,X10,2,+,0,X10,1,+,5,X10,0,=,1,X8+,0,X4+,1,X2+,1,X1 =,3,X100+,0,X10+,5,X1,输入,电路,10110101,计算机,10100010,输出,电路,b,k,X,2,k,k=0,n-1,d,k,X,10,k,k=0,n-1,2,2.1,二进制数与信息表示,二进制变换,二进制整数：第,n,位的权是,2,n,。,二进制：,b,7,b,6,b,5,b,4,b,3,b,2,b,1,b,0,2,7,2,6,2,5,2,4,2,3,2,2,2,1,2,0,权值：,128 64 32 1684 2 1,二进制小数：小数点后第,n,位权值位,2,-n,=1/2,n,。,二进制：,0.b,-1,b,-2,b,-3,b,-4,2,-1,2,-2,2,-3,2,-4,权值：,1/21/4 1/81/160.5 0.25 0.125 0.0625,1101.1001,(,二进制,),=1X8+1X4+0X2+1X1+1X0.5 +0X0.25+0X0.125 +1X0.0625 =13.5625(,十进制,),以上规律可以推广到,K,进制，整数部分第,n,位的权值是,K,n,，,小数部分第,n,位的权是,K,-n,。,3,2.1,二进制数与信息表示,二进制变换,十进制,二进制,整数部分连续除,2,取余数，小数部分连续乘,2,取整数。,123.456,(,十进制,),1111011.01110100101,(,二进制,),2,|1 2 3,0.456 X 2=,0,.912,2,|6 1,1,.912 X 2=,1,.824,2,|3 0,1,.824 X 2=,1,.648,2,|1 5,0,.648 X 2=,1,.296,2,|7,1,.296 X 2=,0,.592,2,|3,1,.592 X 2=,1,.184,2,|1,1,.184 X 2=,0,.368,0,1,.368 X 2=,0,.736 123=64+32+16+8.736 X 2=,1,.472 +2+1.472 X 2=,0,.994.994 X 2=,1,.888,八进制和十六进制：,八进制,每,3,位二进制对应一位八进制，十六进制,每,4,位二进制对应一位十六进制,4,2.1,二进制数与信息表示,ASCII,码,ASCII,码,（,American Standard Code for Information Interchange,，,美国标准信息交换码）,，它已被国际标准化组织（,ISO,）,定为国际标准，称为,ISO 646,标准。,内容包括：,控制码：,00H,1FH,数字：,30H,39H,大写字母：,41H,5AH,小写字母：,61H,7AH,其他代码为符号,5,2.1,二进制数与信息表示,汉字编码的概念,输入编码：,通过西文键盘进行汉字输入的编码规则，如拼音、双拼、五笔字型等。,汉字内码：,汉字文本信息在计算机中进行存储和处理的二进制编码规则，如,GB,码（国标码）、,GBK,码（扩展国标码）、,Big5,（,台湾、香港的繁体字编码）等。,汉字字库：,描述汉字字形的二进制编码规则，有点阵字库和矢量字库两类。,汉字输入,汉字处理存储,汉字输出,输入编码,汉字内码,汉字字库,显示打印,汉字内码,输入设备,6,2.1,二进制数与信息表示,常见汉字编码,GB2312-80,全称是,GB2312-80,信息交换用汉字编码字符集 基本集,，,1980,年发布，是中文信息处理的国家标准，中文,Windows3.2,就是以,GB2312-80,为基本汉字编码。,GB2312-80,码共收录,6763,个简体汉字、,682,个符号，其中汉字部分：一级字,3755,，以拼音排序，二级字,3008,，以偏旁排序。,GB12345-90,信息交换用汉字编码字符集 第一辅助集,，目的在于规范必须使用繁体字的各种场合，以及古籍整理等。,BIG5,是目前台湾、香港地区普遍使用的一种繁体汉字的编码标准，包括,440,个符号，一级汉字,5401,个、二级汉字,7652,个，共计,13060,个汉字。,7,2.1,二进制数与信息表示,常见汉字编码,ISO 10646,国际标准化组织制定的，初始的版本包含,GB 3212-80,、,GB 12345,、,Big 5,以及日、韩文字汉字部分的国际标准。,ISO10646,从,3.0,版开始扩展,4,字节编码，实现字符编码空间,150,万个。实现中、日、韩、蒙、藏、彝、维等多文种并存。,Unicode,是和,ISO10646,相近的另一个工业标准。,ISO 10646-1:2000=Unicode 3.0ISO 10646-2:2003=Unicode 4.0,GBK,GBK,编码是中文编码扩展国家规范。兼容,GB2312,，,GBK,收录汉字,21003,个,(,包括日韩文中的汉字,),、符号,883,个，简、繁体字融于一库。,GB 2312,GBK,Unicode,8,2.1,二进制数与信息表示,定点与浮点,定点表示法,所有数据的小数点位置固定不变。小数点,“,.,”,在机器中的位置是隐含约定的，并不需要真正地占据一个二进制位。一般有两种：,纯整数,（小数点在最右边）,纯小数,（小数点在最左边）,X,1,X,S,X,2,X,N-1,X,N,符号位,N,位数值位,纯小数小数点位置 纯整数小数点位置,9,2.1,二进制数与信息表示,定点与浮点,浮点表示法,小数的规格化：,-5678.1234=,-,0.56781234,10,+,4,0.0056781234=,+,0.56781234,10,-,2,任何一个数十进制数,N,的浮点表示形式为：,N=M10,E,记为,N=M E,任何一个二进制数,N,的浮点表示形式为：,N=M2,E,式中：,E,和,M,都是带符号的定点数，,E,为阶码部分，,M,为尾数部分。在计算机中，尾数为纯小数，阶码为纯整数。,10,2.1,二进制数与信息表示,定点与浮点,IEEE 754,标准浮点数,CPU,的浮点处理指令支持的浮点数据格式基于,IEEE 754,标准，支持浮点运算的浮点部件包括早期的浮点处理器（,FPU,：,intel,8087/287/387,）,和现代的具备浮点处理指令的,CPU,。,符合,IEEE 754,标准的浮点数有,32,位,(,单精度,),、,64,位,(,双精度,),和,80,位,(,扩展精度,),三种。,如,32,位单精度浮点数,m,s,：,符号位，一位。,E,：,阶码，,8,位。移码,(,偏移量,127),表示的指数部分。,m:,尾数，,23,位。原码表示的纯小数。,m,s,E,m,符号 阶码 尾数,11,一个机器浮点数由阶码和尾数及其符号位组成,（,尾数,：用定点小数表示，给出有效数字的位数决定了浮点数的表示精度；,阶码,：用整数形式表示，指明小数点在数据中的位置，决定了浮点数的表示范围）,2.,浮点数的表示法,在计算机中存放一个完整的浮点数，应该包括阶码、阶符、尾数以及尾数的符号（数符）共,4,部分，即：,E,S,E,1,E,2,E,m,M,S,M,1,M,2,M,n,阶符,阶码,数符,尾数,12,一般按照,IEEE 754,标准，采用,32,位浮点数和,64,位浮点数两种标准格式,(1)32,位浮点数标准格式,在,32,位浮点数中，约定基数,R=2,，,S,是尾数的符号位，即浮点数的,符号位,，它占一位，安排在最高位，,0,表示正数，,1,表示负数，,尾数,M,占,23,位，放在低位部分，当然是纯小数。,E,是,阶码,，占,8,位，,阶码采用了移码方法来表示,，将阶码上移,127,，即,E=e+127,13,例,【1-1】,X=2,011,0.1011101,=2,00000011,0.10111010000000000000000,=2,00000010,1.01110100000000000000000,于是求得数,X,的,32,位浮点数格式：,S=0,，,E=e+127=00000010+01111111=10000001,，,M=01110100000000000000000,，,M,值左移一位,根据规格化,32,位浮点数的表示形式，求数,X,的真值为：,X=(-1),S,(1.M)2,E-127,(2.5),14,(2)64,位浮点数格式,它与,32,位浮点数的组成原理相同，约定基数,R,=2,，,尾数符号位,S,占一位，置于最高位，规格化的尾数,M,占,52,位，最左边一位,1,已被隐藏，阶码,e,上移,1023,，即,E,=,e+1023,，,移码形式的阶码占共计,11,位,反过来，已知一个规格化的,64,位浮点数，求浮点数,X,的真值可表示为：,X=(-1),S,(1.M)2,E-1023,(2.6),15,同一个浮点数的表示方法不是唯一的，如,:,(1.75),10,=1.112,0(IEEE,规格化表示,),=0.1112,1(,传统规格化表示,),=0.01112,2,=0.001112,3,16,为提高数据的表示精度，当尾数的值不为,0,时，其绝对值应,0.5,，即尾数域的最高有效位应为,1,，否则以修改阶码同时左右移小数点的办法，使其变成这一表示形式，这称为浮点数的,规格化表示,当浮点数的尾数为,0,，不论其阶码为何值，或者当阶码的值遇到比它能表示的最小值还小时，不管其尾数为何值，计算机都把该浮点数看成零值，称为,机器零,17,例,1,若浮点数,的二进制存储格式为,(41360000),16,，求其,32,位浮点数的十进制值,解：将,16,进制数展开后，可得二进制数格式为：,0 100 0001 0011 0110 0000,0000,0000,0000,指数,e=,阶码,127,10000010,01111111,00000011,（,3,）,10,包括隐藏位,1,位的尾数,1.M,1.011 0110 0000 0000 0000 0000,1.011011,于是有：,x,（,1,）,S,1.M,2,e,（,1.011011),2,3,+1011.011,（,11.375,）,S,阶码（,8,位）,尾数（,23,位）,18,例,2,将十进制数数,20.59375,转换成,32,位浮点数的二进制格式来存储,解,:,首先分别将整数和分数部分转换成二进制数：,20.59375,10100.10011,然后移动小数点，使其在第,1,，,2,位之间,10100.10011,1.0100100112,4,e,4,于是得到：,S,0,，,E,4,127,131,，,M,010010011,最后得到,32,位浮点数的二进制存储格式为：,0100 0001 1010 0100 1100 0000,0000,0000,(41A4C000),16,19,2.1,二进制数与信息表示,原码、反码和补码,原码：,二进制的最高位为符号位，,0,正,1,负，其余各位同无符号二进制。,125D,原,=,0,1111101,-125D,原,=,1,1111101,符号位,数值位,8,位原码表示数的范围：,-127 +127,，且,00000000,和,10000000,含义相同。,反码：,正数的反码和原码相同，负数的反码为其原码将数值位求反，即,0,变,1,，,1,变,0,。,125D,反,=,0,1111101,-125D,反,=,1,0000010,符号位,数值位,8,位反码表示数的范围：,-127 +127,，且,0 0000000,和,11111111,含义相同。,20,2.1,二进制数与信息表示,原码、反码和补码,补码：,正数的补码和原码相同，负数的补码为其原码将数值位求反,+1,。,125D,补,=,0,1111101,-125D,补,=,1,0000011,符号位,数值位,8,位补码表示数的范围：,-128 +127,，最主要的优点是在加、减运算时不需要判断符号位，所以,CPU,在进行有符号数的加、减运算时用的是补码。,例：分别求出十进制数,78D,和,-120D,的,8,位原码、反码和补码。将,78D,和,120D,分别转换成二进制：,78D=64+8+4+2=100 1110B 120D=64+32+16+8=111 1000B,21,2.1,二进制数与信息表示,原码、反码和补码,78D,和,-120D,的原码：,78D,原,=0,1001110,-120D,原,=1 1111000,78D,和,-120D,的反码：,78D,反,=0,1001110,-120D,反,=1 0000111,78D,和,-120D,的补码：,78D,补,=0,1001110,-120D,补,=1 0001000,2,|1 2 0,2,|6 0,0,2,|3 0,0,2,|1 5,0,2,|7,1,2,|3,1,2,|1,1,0,1,120D=,1111000,2,|7 8,2,|3 9,0,2,|1 9,1,2,|9,1,2,|4,1,2,|2,0,2,|1,0,0,1,78D=,1001110,22,2.1,二进制数与信息表示,原码、反码和补码,8,位,(,字节数,),有符号数的原码、反码和补码,十进制,+127,0,-1,+2,+1,-2,-126,-127,-128,+126,原码,0 1111111,0 0000000,1 0000001,0 0000010,0 0000001,1 0000010,1 1111110,1 1111111,0 1111110,反码,0 1111111,0 0000000,1 1111110,0 0000010,0 0000001,1 1111101,1 0000001,1 0000000,0 1111110,补码,0 1111111,0 0000000,1 1111111,0 0000010,0 0000001,1 1111110,1 0000010,1 0000001,1 0000000,0 1111110,+2,7,-1 -(2,7,-1),+2,7,-1 -(2,7,-1),+2,7,-1 -2,7,23,2.1,二进制数与信息表示,补码的运算,补码的运算法则,X,补,+Y,补,=X+Y,补,X,补,-Y,补,=X-Y,补,=X,补,+-Y,补,已知,Y,补,求,-Y,补,的方法：将,Y,补,连同符号位一起求反，末尾加,1,。,-Y,补,称为,Y,补,的机器负数。,补码加减运算规则如下：,参加运算的两个操作数均用补码表示；,按无符号二进制规则运算，符号位作为数的一部分参加运算，运算结果为补码。,若做加法，则两数直接相加，若做减法，则将被减数与减数的机器负数相加；,24,2.1,二进制数与信息表示,补码的运算举例,例：无符号二进制数,X=00011101,、,Y=10110100,求,X+YX+Y=,00011101,+,10110100,=,11010001,29 180 209,例：有符号二进制数,X,补,=00011101 Y,补,=10110100,求,X+Y,补,和,X-Y,补,X+Y,补,=X,补,+Y,补,=,00011101,+,10110100,=,11010001,29 -76 -47X-Y,补,=X,补,+-Y,补,=,00011101,+,01001100,=,01101001,29 -76,补,=76 105,0001 1101,+1011 0100,1101 0001,0001 1101,+0100 1100,0110 1001,0001 1101,+1011 0100,1101 0001,25,2.1,二进制数与信息表示,进位和溢出,进位和溢出的产生,运算所得结果超过机器字长额定位数。无符号数运算,进位,/,借位 有符号数运算,溢出,无符号数运算的进位,/,借位,8,位无符号数相加结果超过,255,，产生进位；,8,位无符号数相减，被减数小于减数，产生借位。,X86 CPU,中的进位,/,借位标志,(CF),可以标记进位或借位。,如：,X=01100110,，,Y=11100010,，求,CPU,进行加、减的运算结果。,X+Y=0110 0110+1110 0010=0100 1000,产生进位,X-,Y=0110 0110,-1110 0010=1000 0100,产生借位,0110,0110,+1110 0010,1,0100 1000,1,0110 0110,-1110 0010,1,000 0100,26,2.1,二进制数与信息表示,进位和溢出,有符号数运算的溢出,当有符号数运算的结果超出,CPU,字长则产生溢出。,x86 CPU,中根据溢出标志,(OF),来判断有符号数运算溢出。二进制运算溢出和进位,/,借位没有必然联系。,溢出的判断,-,直观判断：,两个符号相同的数相加，和的符号相反,溢出；两个符号不同的数相减，差的符号和减数相同,溢出,-,双符号位判断法：,将原符号位扩充为两位，两个符号位作为数的一部分参加运算。结果符号位为,00,、,11,则无溢出，符号位为,01,、,10,则结果溢出。,11,110 0110,+,11,110 0010,11,100 1000,11,010 1110,-,00,100 1010,10,110 0100,27,2.1,二进制数与信息表示,补码运算例,01011101,10001100,93,140,无符号数,93,-116,有符号数,11101001,233,-23,11010001,209,(,借位,),-47,(,溢出,),X,Y,X+Y,X-Y,00101111,47,47,(,溢出,),Y-X,0101 1101,-1000 1100,1,1101 0001,0101 1101,+1000 1100,1110 1001,1000 1100,-0101 1101,0010 1111,例：二进制数,X=0101 1101 Y=1000 1100,，,将其分别作为无符号数和有符号数进行加、减运算。,X+Y X-Y Y-X,28,2.2,逻辑电路,基础知识,逻辑电路中的,0,和,1,逻辑电路的信号电平只有两个稳定状态，分别代表逻辑,0,和,1,。一般采用正逻辑，即高电平为,1,，低电平为,0,。,逻辑电压：,逻辑电路的电压多为,5V,和,3V,，,早期的逻辑器件为,5V,，,新型的逻辑器件多为,3V,，,低电压逻辑可以降低功耗。最新的,CPU,和存储器的电压都低于,3V,。,基本逻辑关系,“与”,(,)“,或”,(+)“,非”,29,2.2,逻辑电路,基础知识,逻辑关系描述,简单的逻辑关系可以通过逻辑表达式、逻辑电路图或真值表描述。,A,B,X,X=A B+A B,A,B,X,0,0,0,0,1,1,1,0,1,1,1,0,逻辑表达式,逻辑电路图,真值表,30,2.2,逻辑电路,逻辑门电路,各种门电路,X=A+B,双输入端或门,X=AB,双输入端与门,X=A,非门,A,B,X,A,B,X,A,X,X=AB,双输入端与非门,X=A,+,B,双输入端或非门,A,B,X,A,B,X,X=A+B,双反向输入端或门,A,B,X,31,2.2,逻辑电路,逻辑门电路实现,由二极管构成的门电路,+5V,A,B,X,A,B,X,由三极管构成的非门,A,B,X,A,B,X,+5V,A,X,A,+5V,X,A,X,32,2.2,逻辑电路,组合,逻辑,组合逻辑电路,有基本门电路组合而成的、无记忆逻辑电路。,m,个输入、,n,个输出的组合逻辑电路可以表示为以下电路。,组合逻辑电路,I,0,I,1,I,2,I,m-1,O,0,O,1,O,2,O,n-1,输出的逻辑表达式：,O,i,=F(,I,0,I,1,I,2,I,m-1,)i=0,1,2,n-1,一位加法器,A,+B,CS,A,B,S,0,0,0,0,1,1,1,0,1,1,1,0,C,0,0,0,1,A,B,S,C,33,2.2,逻辑电路,加法器,全加器,A B,+,C,i,C,o,S,A,B,S,0,0,0,0,0,1,0,1,1,0,1,0,C,o,0,0,0,1,C,i,0,1,0,1,1,0,1,1,0,0,1,1,0,1,1,1,0,1,1,1,0,1,0,1,A,B,C,i,S,C,o,多位加法器：,由,k,个全加器级联而成的,k,位加法器,S,o,S,1,S,2,S,k-1,A,0,B,0,A,1,B,1,C,o,A,2,B,2,C,1,A,k-1,B,k-1,C,2,C,k-1,34,2.2,逻辑电路,编码器和译码器,编码器,根据,2,N,个输入信号，输出是有效输入端的编号。,译码器,N,个输入端，,2,N,个输出只有一个有效，该输出端的 序号是,N,。,译码器,A,2,A,1,0,0,0,0,0,1,0,1,A,0,0,1,0,1,1,0,1,0,1,1,1,1,0,1,0,1,Y,7,0,0,0,0,0,0,0,1,Y,6,0,0,0,0,0,0,1,0,Y,5,0,0,0,0,0,1,0,0,Y,4,0,0,0,0,1,0,0,0,Y,3,0,0,0,1,0,0,0,0,Y,2,0,0,1,0,0,0,0,0,Y,1,0,1,0,0,0,0,0,0,Y,0,1,0,0,0,0,0,0,0,A,2,A,1,A,0,Y,7,Y,o,译,码,器,35,2.2,逻辑电路,触发,器,触发器：,最基本逻辑记忆单元,具有两个稳定状态，用来表示逻辑状态的,0,和,1,可通过,不同的外部信号改变状态,，,输入信号消失以后，能将获得的新状态保存下来,基本,RS,触发器,S,Q,Q,R,S,R,Q,0,0,X,0,1,1,1,0,0,1,1,Q,注释,不定,置1,置0,不变,S,R,Q,Q,RS,触发器电路图,RS,触发器时序图,RS,触发器功能表,36,2.2,逻辑电路,同步,RS,触发,器,同步,RS,触发器,同步时序电路,在同步时序脉冲的驱动下工作的时序电路。同步,RS,触发器,只有在同步时序脉冲的上升沿改变状态。,S,Q,Q,R,CP,S,R,Q,Q,CP,S,R,Q,n+1,0,0,Q,n,0,1,0,1,0,1,1,1,X,注释,不变,置0,置1,不定,S,R,S,CP,R,Q,_,Q,_,Q,n+1,=,S+RQ,n,(SR1,）,同步,RS,触发器功能表,37,2.2,逻辑电路,JK,、,D,触发,器,其它常见触发器,常见的触发器除,RS,触发器外，还有,JK,触发器、,D,触发器等。,J,K,J,CP,K,Q,_,Q,J,K,Q,n+1,0,0,Q,n,0,1,0,1,0,1,1,1,Q,n,注释,不变,置0,置1,翻转,D,Q,n+1,0,0,1,1,JK,触发器功能表,D,触发器功能表,_,_,_,Q,n+1,=,KQ,n,+JK+,JQ,n,Q,n+1,=D,D,CP,Q,_,Q,D,38,2.2,逻辑电路,计数,器,计数器：,对输入的时钟脉冲（,CP,）,的个数进行计数，来一个,CP,脉冲计数器状态变化一次。,0100,1000,0110,0101,0111,1100,1010,1011,1001,1110,0000,0010,1111,1101,0001,0011,加,1,计数器,减,1,计数器,Q,0,Q,1,Q,2,Q,3,CP,模,16,二进制计数器,39,2.2,逻辑电路,计数,器,由,D,触发器构成的模,16,减,1,计数器,D Q,_,Q,D Q,_,Q,D Q,_,Q,D Q,_,Q,Q,0,Q,1,Q,2,Q,3,CP,CP,Q,0,Q,1,Q,2,Q,3,1111 1110 1101 1100 1011 1010 1001 1000 0111 0110 0101 0100 0011 0010 0001 0000,思考题：将上述电路改成加,1,计数器,40,2.2,逻辑电路,寄存,器,寄存器：,存储二进制数的时序电路组件，它具有接收和寄存二进制数码的逻辑功能。,CP,D Q,D,0,Q,0,D Q,D,1,Q,1,D Q,D,2,Q,2,D Q,D,3,Q,3,D Q,D,4,Q,4,D Q,D,5,Q,5,D Q,D,6,Q,6,D Q,D,7,Q,7,D Q,_,Q,Q,D,CP,寄,存,器,D,0,-D,7,Q,0,-Q,7,CP,41,2.2,逻辑电路,移位,寄存,器,并行输入串行输出移位,寄存,器：,D,0,D,7,:,并行输入，,D,IN,:,串行输入，,Q,OUT,:,串行输出，,CPP:,并行输入控制脉冲。,串行输入行并输出移位,寄存,器,D,6,D,5,D,7,D,4,D,2,D,1,D,3,D,0,D,IN,Q,OUT,CP,P,CP,D,6,D,5,D,7,D,4,D,2,D,1,D,3,D,0,D,IN,CP,42,2.3,计算机的硬件组成,冯,诺依曼体系结构,计算机的组成部分,运算器,进行运算的部件；,存储器,记忆原始数据、运算程序及运算结果的部件；,控制器,发出各种控制信息，以便使计算机各部件协调工作的部件；,输入、输出设备,将原始数据及运算程序输入计算机，并将结果及其它信息输出的部件。,43,2.3,计算机的硬件组成,CPU,地址寄存器,MR,数据寄存器,DR,指令寄存器,IR,译码器,通用寄存器,1,通用寄存器,2,通用寄存器,n,程序计数器,PC,堆栈指针,SP,时序产生器,暂存器,ALU,累加器,标志寄存器,操作,控制器,控制总线,地址总线,数据总线,ALU(Arithmetic and Logic Unit),：,主要完成对二进制数据的算术运算、逻辑运算和各种移位操作,。,PC(Program Counter),：,取指令的地址，存放下面要执行的指令的地址，取指令后自动加,1,。,用来保存参加运算的操作数和运算的中间结果。,根据二进制的机器指令产生完成指令功能的微操作。,根据译码器产生的微操作，产生控制各个部件的信号，控制各个部件完成指令的功能。,产生时基信号为各功能部件提供定时基准,。,44,2.3,计算机的硬件组成,指令系统,指令系统：,是一个,CPU,所能够处理的全部指令的集合，是一个,CPU,的根本属性。指令系统决定了一个,CPU,能够运行什么样的程序。,指令的构成：指令由,操作码字段,(OP,，,指明操作功能,),和,地址码字段,(A,或称,操作数字段,，指明操作数,),两部分构成。,OP,A,操作码：,指令的操作码字段表明了所执行的操作。指令系统中的每一条指令都有一个唯一确定的操作码。,地址码结构：,运算的操作数和运算结果存放的地址。根据指令功能的不同，地址码字段可以含有单地址、双地址或三地址结构，少量指令无地址码字段。,45,2.3,计算机的硬件组成,8086,指令举例,例如：,Intel 8086 CPU,加法指令,ADD AX,BX,将寄存器,AX,和,BX,相加，和送到,AX,寄存器。,(AX)+(BX)(AX),该指令由两个字节构成：,01D8H,。,01D8H=,000000,0,1,11,011,000,其中,000000,=ADD,，,指令操作码,0,=,源为寄存器，指明源操作数,1,=,字,(16,位,),运算，区分字节、字运算,11,=,寄存器方式，指明操作数类型,011,=BX,，,寄存器编号,000,=AX,，,寄存器编号,46,2.3,计算机的硬件组成,指令分类,CPU,指令分为以下几类,数据传送类指令,实现寄存器与寄存器之间、寄存器与存储器之间的数据传送。,算术、逻辑运算类指令,实现加、减、乘、除等基本算术运算，与、或、非、异或等基本逻辑运算。带有浮点部件的,CPU,还具有浮点运算指令。,程序控制类指令,转移控制指令、循环控制指令、子程序指令、中断控制指令等。,输入,/,输出类指令,实现主机与外部设备之间的信息交换。,47,2.3,计算机的硬件组成,指令的寻址方式,寻址方式,指令获得操作数的方式，一般有以下几种：,立即寻址：,指令中包含操作数,ADD AX,1000D,(AX)+1000D(AX),寄存器寻址：,操作数在寄存器中，指令中包含存放操作数的寄存器的编号,ADD AX,BX,(AX)+(BX)(AX),直接寻址：,操作数在存储器中，指令中包含存储器地址,ADD AX,1000H,(AX)+(1000H)(AX),间接寻址：,操作数在存储器中，其地址在某个寄存器中，指令中包含该寄存器的编号,ADD AX,BX,(AX)+(BX)(AX),48,2.3,计算机的硬件组成,CISCRISC,CSIC(,Complex,Instruction Set Computer,),复杂指令系统计算机,RISC(,Reduced,Instruction Set Computer,),精简指令系统计算机,CSIC,的特点,指令系统多达几百条指令，具有多种复杂的寻址方式；,由于复杂指令操作，可能降低系统的执行速度；,“,20,-80,律”,RISC,的特点,只选择使用频度高的指令，指令数目一般不超过,100,条。,寻址方式种类少，一般不超过,2,种，指令格式力求一致。,所有或绝大多数指令在单个机器周期内完成。,增加通用寄存器数目，一般不少于,32,个。减少访问内存。,49,2.3,计算机的硬件组成,CPU,的工作过程举例,作为一个例子，说明,Intel x86 CPU,指令,ADD AX,3000H,的执行过程。指令的机器指令,(03060030H),存放在存储器的指定单元，执行该指令前，,CPU,的程序计数器,PC,存放着该存储器单元的地址。机器指令中,0306,为操作码及其寻址方式定义，,0030,为源操作数地址。,(AX)+(3000H)(AX),CPU,存储器,地址总线,数据总线,控制总线,50,2.3,计算机的硬件组成,CPU,的工作过程举例,步骤,1,取指令,地址寄存器,MR,数据寄存器,DR,指令寄存器,IR,译码器,通用寄存器,1,通用寄存器,2,通用寄存器,n,程序计数器,PC,堆栈指针,SP,时序产生器,暂存器,ALU,累加器,标志寄存器,操作,控制器,控制总线,地址总线,数据总线,地址存储器,存储器机器指令,存储器读命令存储器,更新,PC,的值，指向下一条指令,51,2.3,计算机的硬件组成,CPU,的工作过程举例,步骤,2,指令译码,地址寄存器,MR,数据寄存器,DR,0306 0030,译码器,通用寄存器,1,通用寄存器,2,通用寄存器,n,程序计数器,PC,堆栈指针,SP,时序产生器,暂存器,ALU,累加器,标志寄存器,操作,控制器,控制总线,地址总线,数据总线,(AX),累加器,52,2.3,计算机的硬件组成,CPU,的工作过程举例,步骤,3,取数据,地址寄存器,MR,数据寄存器,DR,0306 0030,译码器,通用寄存器,1,通用寄存器,2,通用寄存器,n,程序计数器,PC,堆栈指针,SP,时序产生器,暂存器,ALU,累加器,标志寄存器,操作,控制器,控制总线,地址总线,数据总线,数据暂存器,数据地址存储器,存储器读命令存储器,53,2.3,计算机的硬件组成,CPU,的工作过程举例,步骤,4,执行,ADD,地址寄存器,MR,数据寄存器,DR,0306 0030,译码器,通用寄存器,1,通用寄存器,2,通用寄存器,n,程序计数器,PC,堆栈指针,SP,时序产生器,暂存器,+,累加器,标志寄存器,操作,控制器,控制总线,地址总线,数据总线,标志,和,54,2.3,计算机的硬件组成,CPU,的工作过程举例,步骤,5,存数据,地址寄存器,MR,数据寄存器,DR,0306 0030,译码器,通用寄存器,1,通用寄存器,2,通用寄存器,n,程序计数器,PC,堆栈指针,SP,时序产生器,暂存器,ALU,累加器,标志寄存器,操作,控制器,控制总线,地址总线,数据总线,和寄存器,55,本章总结,二进制,二进制的概念、二进制,/,十进制转换（包括小数）,ASCII,码、汉字编码（,GB,、,GBK,、,UNICODE,、,ISO-10646,）,浮点数、有符号数及其运算、,逻辑电路,基本逻辑单元、简单逻辑关系（表达式、真值表、电路图）,加法器,触发器、计数器、寄存器,计算机硬件组成,冯,诺依曼体系结构,CPU,指令系统（,CISC,、,RISC,）,CUP,组成、,CPU,工作过程,56,本章作业,二进制数,10110110,和,01110110,分别为原码、反码和补码表示的十进制数是多少？,将,251.508,转换成二进制小数。,说明汉字编码标准,GB2312-80,、,GBK,、,ISO-10646,及其之间的关系。,怎样根据运算数和结果的符号状态判断补码的运算溢出？,画出表达式,X=AB+AC,的电路图，求出真值表。,求出电路的逻辑表达式。,X,A,B,C,57,