加法计算器电路.ppt

,一位加法计算器的设计与制作,三,目,项,目 录,学习目标,项目要求,项目引导,项目学习,制作指导,项目验收,学习目标,能,借助资料读懂集成电路的型号，明确各引脚,功能。,能完成一位十进制加法计算器的逻辑电路的设计与制作。,知识目标,能力目标,了解编码器、译码器、常用显示器、显示译码器、加法器的逻辑功能和主要用途，掌握编码器、译码器、常用显示器、显示译码器、加法器的基本应用，初步掌握一位十进制加法计算器的逻辑电路的设计方法。,返回,项目要求,设计并制作一位加法计算器，要求如下：,1,、输入,逻辑,用,9,个开关分别表示,0,9,十种不同的输入，每次动作只允许按下一个开关（所有开关都不按，表示,0,），数码管显示相应的数字。,2,、输出,逻辑,从输入端输入第一个数，按下加法按钮后再输入第二个数字，数码管显示两个数之和。,返回,项目引导,（,1,）小组制订工作计划。,（,2,）完成一位加法计算器逻辑电路的设计。,（,3,）画出安装布线图。,（,4,）完成电路所需元器件的购买与检测。,（,5,）根据布线图安装一位加法计算器电路。,（,6,）完成一位加法计算器电路的功能检测和故障排除。,（,7,）通过小组讨论完成电路的详细分析及编写项目实训报告。,返回,虚拟工作室,一位加法计算器电路图,返回,项目学习,知识链接,1,数制与编码的基础知识,知识,链接,2,编码器,知识,链接,3,译码器,技能训练,1,译码器,逻辑功能测试及应用,知识,链接,4,数字显示电路,知识链接,5,加法器,技能训练,2,计算器,数字显示电路的制作,知识,链接,6,寄存器,返回,知识拓展,3,线,-8,线译码器的特别应用,知识链接,1,数制与编码的基础知识,（,1,）,进位制：,表示数时，仅用一位数码往往不够用，必须用进位计数的方法组成多位数码。多位数码每一位的构成以及从低位到高位的进位规则称为进位计数制，简称进位制。,（,2,）,基 数：,进位制的基数，就是在该进位制中可能用到的数码个数。,（,3,）,位 权（位的权数）：,在某一进位制的数中，每一位的大小都对应着该位上的数码乘上一个固定的数，这个固定的数就是这一位的权数。权数是一个幂。,一、数制,返回,数码为：,0,9,；基数是,10,。运算,规律：,逢十进一,，即：,9,1,10,。,十进制数的权展开式：,1,、十进制,10,3,、,10,2,、,10,1,、,10,0,称为十进制的,权,。各数位的权是,10,的幂。,同样的数码在不同的数位上代表的数值不同,。,任意一个十进制数都可以表示为各个数位上的数码与其对应的权的乘积之和，称,权展开式,。,即：,(5555),10,510,3,510,2,510,1,510,0,又如：,(209.04),10,210,2,010,1,910,0,010,1,4 10,2,返回,2,、二进制,数码为：,0,、,1,；基数是,2,。,运算规律：,逢二进一,，即：,1,1,10,。,二进制数的权展开式：,如：,(101.01),2,1,2,2,0,2,1,1,2,0,0,2,1,1,2,2,(5.25),10,加法规则：,0+0=0,，,0+1=1,，,1+0=1,，,1+1=10,乘法规则：,0,0=0,，,0,1=0,，,1,0=0,，,1,1=1,运算规则,各数位的权是的幂,二进制数,只有,0,和,1,两个数码，它的每一位都可以用电子元件来实现，且运算规则简单，相应的运算电路也容易实现。,返回,数码为：,0,7,；基数是,8,。运算,规律：,逢八进一,，即：,7,1,10,。,八进制数的权展开式：,如：,(207.04),10,2,8,2,0,8,1,7,8,0,0,8,1,4,8,2,(135.0625),10,3,、八进制,4,、十六进制,数码为：,0,9,、,A,F,；基数是,16,。,运算规律：,逢十六进一,，即：,F,1,10,。,十六进制数的权展开式：,如：,(D8.A),2,13,16,1,8,16,0,10,16,1,(216.625),10,各数位的权是,8,的幂,各数位的权是,16,的幂,返回,二、不同数制之间的转换,（,1,）二进制数转换为八进制数：将二进制数由小数点开始，整数部分向左，小数部分向右，,每,3,位,分成一组，不够,3,位补零，则每组二进制数便是一位八进制数。,1,、二进制数与八进制数的相互转换,1 1 0 1 0 1 0.0 1,0 0,0,(152.2),8,（,2,）八进制数转换为二进制数：将每位八进制数用,3,位二进制数表示。,=011 111 100.010 110,(374.26),8,返回,2,、二进制数与十六进制数的相互转换,1 1 1 0 1 0 1 0 0.0 1 1,0 0 0,0,(1D4.6),16,=1010 1111 0100.0111 0110,(AF4.76),16,二进制数与十六进制数的相互转换，按照,每,4,位,二进制数对应于一位十六进制数进行转换。,3,、十进制数转换为二进制数,采用的方法,基数连除、连乘法,原理,：将整数部分和小数部分分别进行转换。,整数部分采用基数连除法，小数部分,采用基数连乘法。转换后再合并。,返回,整数部分采用基数连除法，先得到的余数为低位，后得到的余数为高位。,小数部分采用基数连乘法，先得到的整数为高位，后得到的整数为低位。,所以：,(44.375),10,(101100.011),2,采用基数连除、连乘法，可将十进制数转换为任意的,N,进制数。,返回,练一练,将十六进制数,(3BE5.97D),16,转换成二进制数,将二进制数,(11100101.11101011),2,转换成八进制数,将二进制数,(10101),2,转换成十进制数,返回,用一定位数的二进制数来表示十进制数码、字母、符号等信息称为编码。,用以表示十进制数码、字母、符号等信息的一定位数的二进制数称为代码。,三、编码,数字系统只能识别,0,和,1,，怎样才能表示更多的数码、符号、字母呢？用编码可以解决此问题。,二,-,十进制代码：用,4,位二进制数,b,3,b,2,b,1,b,0,来表示十进制数中的,0,9,十个数码。简称,BCD,码。,返回,返回,知识链接,2,编码器,实现编码功能的逻辑电路，称为编码器。编码器又分为普通编码器和优先编码器两类。,输入：,I,0,I,7,8,个高电平信号，,输出：,3,位二进制代码,Y,2,Y,1,Y,0,。,故也称为,8,线,3,线编码器,。,特点,：,输入,I,0,I,7,当中只允许一个输入变量有效，即取值为,1,（高电平有效）。,（,1,）三位二进制普通编码器,1.,二进制编码器,返回,3,位二进制编码器的真值表,逻辑表达式：,还记得吗？,返回,如何用与非门实现？,逻辑电路图：,想一想,返回,（,2,）集成,8,线,3,线优先编码器,74LS148,返回,8,线,3,线优先编码器,74LS148,逻辑符号图,返回,74LS148,功能表,注意：,输入,逻辑,0,(,低电平）有效，输出：,反码输出,返回,2.,二,-,十进制编码器,74LS147,把,I,0,I,9,的十个状态分别编码成十个,BCD,码。其中,I,9,的优先权最高，,I,0,的优先权最低,。,返回,74LS147,的功能表,注意：,输入,逻辑,0,(,低电平）有效，输出：,反码输出,返回,知识,链接,3,译码器,74LS138,符号图和管脚图,(a),符号图,;(b),管脚图,译码是编码的,逆过程,，即将具有特定含义的一组代码,“,翻译,”,出它的原意的过程叫,译码,。,3,线,8,线译码器,74LS138,1.,二进制译码器,返回,74LS138,译码器功能表,输 入,输 出,E,1,A2 A1 A0,1,0 ,0,1 0,1 0,1 0,1 0,1 0,1 0,1 0,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,0 1,1 1 0,1 1 1,1 1 1 1 1 1 1,1 1 1 1 1 1 1 1,1 1 1 1 1 1 0,1 1 1 1 1 1 0 1,1 1 1 1 0 1 1,1 1 1 1 0 1 1 1,1 1 0 1 1 1 1,1 1 0 1 1 1 1 1,0 1 1 1 1 1 1,0 1 1 1 1 1 1 1,ST,A,ST,B,ST,C,Vcc,返回,变量的每个输出端都表示一个最小项，利用这个特点，可以实现逻辑函数。,用一个,3,线,-8,线译码器实现函数,特别的应用,当,3,线,-8,线译码器的,E,1,接,+5V,E,2A,和,E,2B,接地时。得到对应的输出,Y,：,知识拓展,3,线,-8,线译码器的特别应用,返回,若将输入变量,A,、,B,、,C,分别代替,A2,、,A1,、,A0,则可到函数,000,100,010,000,000,返回,二,十进制译码器,二,十进制译码器也称,BCD,译码器,，它的功能是将输入的十进制,BCD,码译成,10,个高、低电平输出信号，因此也叫,4,10,译码器,。,74LS42,逻辑电路,返回,二十进制译码器,74LS42,逻辑函数式,返回,二十进制译码器,74LS42,的真值表,返回,用两片,74LS138,实现一个,4,线,-16,线译码器,选做,动,动,脑筋,返回,技能训练,1,译码器,逻辑功能测试及应用,训练要求,（,1,）识别中规模集成译码器的功能，管脚分布。,（,2,）完成译码器逻辑功能的测试。,（,3,）完成用译码器设计设备运行故障监测报警电路。,（,4,）编写实训及设计报告。,返回,目标及实作条件,掌握,译码器逻辑功能的测试方法,。,了解,中规模集成译码器的功能，管脚分布，掌握其逻辑功能,。,掌握,用译码器设计组合逻辑电路的方法。,知识,与技能目标,设备,与器件,设备：数字电路实验装置,1,台,器件：,74LS138 1,片、,74LS20 2,片,返回,内容及步骤,1,集成译码器,74LS138,逻辑功能测试,管脚排列图,测试连接图,返回,功能演示,实战啦,！,2,用,74LS138,设计设备运行故障监测报警电路,某车间有黄、红两个故障指示灯，用来监测三台设备的工作情况。当只有一台设备有故障时黄灯亮；若有两台设备同时产生故障时，红灯亮；三台设备都产生故障时，红灯和黄灯都亮。,试用译码器设计一个设备运行故障监测报警电路,返回,知识链接,4,数字显示电路,半导体数码显示器内部接法,共阳接法,共阴接法,1.,数码显示器件,返回,R,8,a,b,c,d,e,f,g,dp,a,b,c,d,e,f,g,GND,GND,dp,符号和引脚,a,b,c,d,e,f,g,共阴极,dp,返回,R=1K,5V,直流电源,a,b,c,d,e,f,g,dp,a,b,c,d,e,f,g,GND,GND,dp,显示数字,1,返回,R,5V,直流电源,a,b,c,d,e,f,g,dp,a,b,c,d,e,f,g,GND,GND,dp,R,R,显示数字,2,返回,R,5V,直流电源,a,b,c,d,e,f,g,dp,a,b,c,d,e,f,g,GND,GND,dp,R,R,R,显示数字,3,返回,七段译码显示示意图,适用于七段字形共阴极显示管的译码器集成电路有,74LS48,，,CT1048,，,CT1049,等型号，适用于共阳极的译码器有,74LS47,，,CT1047,，,CT4047,等型号。,我们以共阴极接法,74LS48,译码器为例。如图为显示译码器,74LS48,的管脚排列图。,2.,显示译码器,返回,驱动共阴极显示器,驱动共阳极显示器,输出状态为：,高电平,或,低电平,输出状态为：,低电平,或,高阻态,亮 灭,亮,灭,（,1,）,74LS48,返回,a,b,c,e,d,f,g,h,共阴极,LED,a b GND c d,e f GND g h,返回,驱动电路,（,共阴极,）,上拉电阻,共阴数码管在应用时应将公共极,COM,接到地线,GND,上，,74ls48,内部有上拉电阻，故接电路时可以不用外接,R,L,。,返回,74LS48,的管脚排列图,灯测试输入,：,=0,时，数码管的七段同时点亮，以检查该数码管各段能否正常发光。平时应置为高电平。,灭零输入,：主要用来熄灭不希望显示的零。如,0013.2300,，显然前两个零和后两个零均无效，则可使用使之熄灭，显示,13.23,双重功能的端子，既可作为输入信号又可以作为输出信号。作为输入端使用时，称,灭灯输入,控制端。只要,=0,，,数码管各段同时熄灭,。作为输出端使用时，称,灭零输出端,。在,A3=A2=A1=A0=0,，而且有灭零输入信号（,=0,）时。才会输出低电平，表示译码器把不希望显示的零熄灭了。,返回,低,电,平,有,效,暗,亮,暗,返回,功能演示,小问答,若,=0,，,=0,，则显示数码管显示什么状态？说明为什么？,返回,显示,译码器按输出电平高低可分为高电平有效和低电平有效两种。输出低电平有效的显示译码器（例如,74LS47,、,74LS247,）配接共阳极接法的数码管，输出高电平有效的显示译码器（例如,74LS48,、,74LS248,、,CC4511,等）配接共阴极接法的数码管。,小知识,（,2,）,CC4511,返回,CC4511,功,能,表,输,入,输,出,LE,D,C,B,A,a,b,c,d,e,f,g,0,1,1,1,1,1,1,1,0,1,0,0,0,0,0,0,0,0,1,1,0,0,0,0,1,1,1,1,1,1,0,0,1,1,0,0,0,1,0,1,1,0,0,0,0,0,1,1,0,0,1,0,1,1,0,1,1,0,1,0,1,1,0,0,1,1,1,1,1,1,0,0,1,0,1,1,0,1,0,0,0,1,1,0,0,1,1,0,1,1,0,1,0,1,1,0,1,1,0,1,1,0,1,1,0,1,1,0,0,0,1,1,1,1,1,0,1,1,0,1,1,1,1,1,1,0,0,0,0,0,1,1,1,0,0,0,1,1,1,1,1,1,1,0,1,1,1,0,0,1,1,1,1,0,0,1,1,0,1,1,1,0,1,0,0,0,0,0,0,0,0,0,1,1,1,0,1,1,0,0,0,0,0,0,0,0,1,1,1,1,0,0,0,0,0,0,0,0,0,0,1,1,1,1,0,1,0,0,0,0,0,0,0,0,1,1,1,1,1,0,0,0,0,0,0,0,0,0,1,1,1,1,1,1,0,0,0,0,0,0,0,1,1,1,保,持,返回,技能训练,2,计算器数字显示电路的制作,任务要求,（,1,）识别编码器、译码器和数码管的功能，管脚分布。,（,2,）完成计算器数字显示电路的制作。,（,3,）完成计算器数字显示电路逻辑功能的测试。,（,4,）编写实训总结报告。,返回,目标及实作条件,借助资料读懂集成电路的型号，明确各引脚功能,了解编码器、译码器和数码管的逻辑功能。,熟悉,74LS147,、,74LS48,和数码管各管脚功能。,掌握数字显示技术。,知识,与技能目标,设备,与器件,设备：数字电路实验装置,1,台,器件：,74LS04,；,74LS48,；,74LS147,各,1,片；,按键式开关,9,个；,共阴数码管（,CM420806K,）,1,个；,面包板、配套连接线等 若干,返回,1,实作电路图,内容及步骤,返回,电路仿真,2,安装,（,1,）确定,74LS147,和,74LS48,的管脚排列，检测器件。,（,2,）根据计算器数字显示电路图，画出安装布线图。,（,3,）根据安装布线图完成电路的安装。先在实训电路板上插接好,IC,器件。在插接器件时，要注意,IC,芯片的豁口方向（都朝左侧），同时要保证,IC,管脚与插座接触良好，管脚不能弯曲或折断。指示灯的正、负极不能接反。在通电前先用万用表检查各,IC,的电源接线是否正确，确认无误后接电源。,返回,3,功能,验证,(1),分别让,74LS147,的输入,I,1,I,9,依次接低电平（其余高电平），如果电路工作正常，数码管将依次分别显示数码,“,1,9,”,；,(,2),参照功能验证表所示的输入条件验证,74LS147,的优先编码功能，并将输出结果填入表中。,返回,知识链接,5,加法器,1.,半加器,不考虑来自低位，而只考虑本位的两个数相加的加法运算，称为半加，能实现半加运算的电路称为,半加器,。,输入,输出,A B,SO CO,0,0,0,1,0,1 1,0,0,0,1 0,0 1,半加器真值表,电路符号,返回,S=AB+AB=A,B,C=AB,半加器逻辑电路图,A,&,=,1,B,S,C,半加器,A,B,S,C,输入,输出,A B,SO CO,0,0,0 1,0,1,1,0,0,0,1 0,0,1,返回,2.,全加器,全加器真值表,电路符号,两个一位二进制数,A,和,B,相加时，若还要考虑从低位来的进位的加法，则称为全加，完成全加功能的电路称为,全加器,。,输入,输出,A,B,CI,SO,CO,0 0,0,0,0,1,0 1,0,0 1,1,1,0,0,1,0 1,1,1,0,1,1,1,0 0,1 0,1 0,0 1,1 0,0 1,0 1,1 1,返回,半加器,A,B,S,C,全加器,A,i,B,i,C,i-1,S,i,C,i,本位加数,低位向本位的进位,本位和,本位向高位的进位,全加器结构框图,返回,集成全加器,74LS183,引脚排列图,自己学会芯片,的使用喔！,返回,3.,多位加法器,（,1,）串行进位加法器,串行进位加法器的逻辑电路比较简单，但它的运算速度不高。因为最高位的运算一定要等到所有低位的运算完成，并将进位送到后才能进行。,返回,（,2,）并行进位加法器（超前进位加法器）,在作加法运算的同时，利用快速进位电路把各位的进位也算出来，从而加快了运算速度。,中规模集成电路,74LS283,和,CD4008,就是具有这种功能的进位加法器，这种组件结构复杂,返回,（,3,）加法器的级联,用,74LS283,构成,8,位加法器,返回,知识,链接,6,寄存器,寄存器,具有接收、存放及传送数码的功能。一般用来暂存中间运算结果，存储时间短、容量小。,移位寄存器,除了具有存储代码的功能以外，还具有移位功能，即寄存器存储的代码能,在移位脉冲的作用下,依次左移或右移,。,移位寄存器不但可以用来寄存代码，还可以用来实现数据的串行并行转换、数值的运算以及数据处理等。,返回,CR,CR,D,SL,D,SR,CP,CT74LS194,Q,0,Q,1,Q,2,Q,3,M,1,M,0,D,0,D,1,D,2,D,3,集成双向移位寄存器,CT74LS194,Q,3,Q,2,Q,1,Q,0,M,1,M,0,D,3,D,2,D,1,D,0,移位脉冲输入端,右移,串行,数码输入端,并行数码输入端,左移,串行数码输入端,工作方式控制端,M,1,M,0,=00,时，保持功能。,M,1,M,0,=01,时，右移功能。,M,1,M,0,=10,时，左移功能。,M,1,M,0,=11,时，并行置数功能。,并行数据输出端，从高位到低位依次为,Q,3,Q,0,。,异步置,0,端低电平有效,返回,CT74LS194,的功能表,d,0,0,0,0,保,持,0,1,左移,输入,0,0,Q,3,Q,2,Q,1,1,1,左移,输入,1,1,Q,3,Q,2,Q,1,1,0,1,1,右移,输入,0,Q,2,Q,1,Q,0,0,0,1,0,1,右移,输入,1,Q,2,Q,1,Q,0,1,1,1,0,1,并行置数,d,3,d,2,d,1,d,0,d,3,d,2,d,1,1,1,1,保 持,0,1,置 零,0,0,0,0,0,Q,3,Q,2,Q,1,Q,0,D,3,D,2,D,1,D,0,D,SR,D,SL,CP,M,0,M,1,CR,说明,输,出,输,入,Q,3,Q,2,Q,1,Q,0,M,1,M,0,D,S,L,D,S,R,CP,CR,CT74LS194,D,3,D,2,D,1,D,0,CR,返回,1,编码电路的安装及测试,根据安装好的编码电路，依次输入,0,9,十个数码，记录,a,3,a,2,a,1,a,0,的状态到,74LS147,编码电路的测试表中。,注意接口,制作指导,返回,2,数码寄存电路的安装及测试,根据数据寄存的过程及原理，对寄存器进行测试，并将结果记录分析，完成,CC40194,寄存器的测试结果表。,注意接口,返回,3,加法运算电路及译码显示电路,CC14560,引脚排列,返回,4.,联调测试,各模块分别安装调试成功，通过接口将各模块连接，接通电源，整体,调测。,1,集成块插入槽中，使标识向左，不能插反，然后明确引脚及其功能。,2,电源采用,5V,直流电源。,3,开关,S,1,开始时应置于高电平。,注意,返回,项目验收,内容一：,IC,的识别与检测,（,1,）简述,74LS148,、,74LS147,、,74LS138,、,74LS42,、,74LS48,、,CC4511,等的功能及测试方法。,（,2,）根据功能表简述,CC4511,的使用注意事项。,内容二：项目功能测试,（,1,）分组汇报项目的学习与制作情况。,（,2,）分组通电演示电路功能并回答有关问题。,返回,返回,内容三：,项目知识目标测试,（,1,）十进制数,25,用,8421BCD,码表示为（,10 101,）。（）,（,2,）编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。,（）,（,3,）编码与译码是互逆的过程。（）,（,4,）二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。,（）,（,5,）共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。,（）,（,6,）七段数码显示器,BS202,是共阳极,LED,管。（）,（,7,）四输入的译码器，其输出端最多为,8,个。（）,（,8,）八输入端的编码器按二进制数编码时，输出端的个数是,3,个。（）,?,?,?,?,?,?,?,?,快点来做题呀！,Thanks,！,