唐介电工学第12章.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,（2-,*,）,第十二章,组合逻辑电路,重点：,1.掌握基本门电路的逻辑功能、逻辑符号、真值表和逻辑表达式。,2.会用逻辑代数的基本运算法则化简逻辑函数。,3.会分析和设计简单的组合逻辑电路。,4.理解加法器、编码器、译码器等常用组合逻辑电路的工作原理和功能。,1,t,u,t,u,二、数字信号,时间和幅度都是离散的,例如方波信号:,数字电路基本知识,电子电路中常见的信号：,一、模拟信号,随时间连续变化的信号。,例如正弦波信号:,2,三、脉冲信号,跃变的、持续时间短暂的信号。,正脉冲信号,负脉冲信号,0,3V,0,-,3,V,3V,0,0,-,3,V,t,矩形波,t,尖顶波,3,12.1 基本门电路,一.非门,1.电路,2.图形符号,1,A,F,3.工作原理,u,A,u,B,0V 3.7V,3V 0V,0,3V,R,C,R,B,A,F,+5V,+3V,3.7,V,0,V,三极管工作在开关状态,设二极管、三极管为硅管,包括以后的分析。,4,5.逻辑代数式：,高电平：2,V,低电平：,1,V,正逻辑：高电平用“1”表示，低电平用“0”表示,负逻辑：高电平用“0”表示，低电平用“1”表示,今后讲课、作业均用正逻辑,4.真值表(状态表、功能表),有0出,1，有1出0,高低电平用1、0等效,u,A,u,F,0V,3.7V,3V,0V,A,F,0,1,1,0,F,A,5,二.与门,1.电路,3.真值表(状态表、功能表),4.逻辑代数式,F=AB,有0出,0，全1出1,A,B,F,0 0 0,0,1 0,1,0,0,1 1,1,F,D,1,D,2,A,B,+,12,V,0,0,0,3,V,3V,0,3V,3V,0.7,V,0.7,V,0.7V,3.7,V,B,A,F,2.图形符号,6,三.或门,1.电路,3.真值表,4.逻辑代数式,F=A+B,有,1出1，全0出0,A,B,F,0 0 0,0,1 1,1,0,1,1 1,1,0,0,0,3,V,3V,0,3V,3V,0.7,V,2.3,V,2.3V,2.3,V,2.图形符号,A,B,F,1,F,D,1,D,2,A,B,-,12,V,7,2.图形符号,3.真值表,12.2 复合门电路,一.与非门,1.电路,4.逻辑代数式,有,0出1，全1出0,A,B,F,F,0,0,0 1,1 0,1 1,B,A,F,F,1,B,A,F,0,0,0,1,1,1,1,0,8,2.图形符号,3.真值表,二.或非门,1.电路,4.逻辑代数式,有,1出0，全0出1,A,B,F,F,B,A,F,F,1,1,B,A,F,1,0,0,0 1,1 0,1 1,0,1,1,1,1,0,0,0,9,三.异或门,1.图形符号,相同出0,不同出1,A,B,F,0,0,0,0,1,1,1,0,1,1,1,0,2.真值表,3.逻辑代数式,A,B,F,=1,A,B,四.同或门,1.图形符号,=A,B,相同出1,不同出0,A,B,F,0,0,1,0,1,0,1,0,0,1,1,1,A,B,F,=1,2.真值表,3.逻辑代数式,A,B,10,五.三态输出“与非”门,第一种：,1.图形符号,2.真值表,输出高阻,1.图形符号,2.真值表,第二种：,&,A,B,F,EN,EN,1,EN,0,&,A,B,F,EN,输出高阻,EN,0,EN,1,11,1.输入端悬空相当于接高电平。,2.为了防止干扰，可将悬空的输入端接高电平。,说明,12,分析它们各是哪一种门电路。,“或非”门电路,例1,R,B,A,B,D,1,D,2,-,5V,R,+,5,V,R,C,F,“与非”门电路,R,B,A,B,D,1,D,2,+,5,V,R,+,5,V,R,C,F,13,12.3 组合逻辑电路的分析,数字电路又称逻辑电路，研究数字电路的工具是逻辑代数(布尔代数)。,一.几种基本的逻辑运算,(1)0,0=0,1=1,0=0,(2)1,1=1,(3)0+0=0,(4)0+1=1+0=1+1=1,二.布尔代数,1.基本运算规则,(1),A,+0=,A,(2),A,+1=1,(3),A,0=0,A,=0,(4),A,1=,A,(,6),A,+,A,=,A,(8),A,A,=,A,14,2.基本代数规律,交换律,(10),A+B=B+A,(11),A,B=B,A,结合律,(12),A+,(,B+C,),=,(,A+B,),+C=,(,A+C,),+B,(13),A,(,B,C,),=,(,A,B,),C,分配律,(14),A,(,B+C,),=A,B+A,C,(15),A+B,C=,(,A+B)(A+C,),证明：,(,A+B,)(,A+C,)=,A+AC+AB+BC,=A,(1,+C+B,),+BC=A+BC,15,3.吸收律,(18),A+AB=A,证明：,(16),A,(,A+B,),=A,16,4.反演定理(摩根定律）,例如：,被吸收,利用逻辑代数可以对逻辑式进行化简。,例如：,被吸收,17,例：,配项,反演律,18,AB=AC,B=C,?,A+B=A+C,B=C,?,请注意与普通代数的区别！,逻辑代数只有+没有,-,只有,没有,，,变量的取值只有0、1两种。,19,三、组合逻辑电路的分析,已知逻辑电路,逻辑功能,1、分析步骤,逻辑图,从输入到输出,逐级列写逻辑式,化简,状态表,(真值表,),确定逻辑功能,确定,2、举例,20,&,1,1,&,&,A,B,F,解,:(1),据逻辑图列逻辑式,(2),用布尔代数化简逻辑式,例1,确定下图逻辑功能,(3),列真值表：,A,B,F,0,0,0,1,1,0,1,1,(4),确定逻辑功能,相同为,“,1,”,不同为,“,0,”,同或门,F,A,B,符号,=1,A,B,F,真值表,1,0,0,1,21,分析下图的逻辑功能。,&,&,&,&,A,B,F,例2,真值表：,A,B,F,0,0,0,1,1,0,1,1,确定逻辑功能,相同为,“,0,”,不同为,“,1,”,异或门,F,A,B,=1,A,B,F,符号,真值表,0,1,1,0,22,逻辑要求,逻辑功能,逻辑式,化简,状态表,逻辑图,12.4 组合逻辑电路的设计,一、设计步骤：,弄清输入输出和输入输出0、1的意义,23,设计三人表决电路(,A,、,B,、,C,)。,每人一个按键。,如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。,解:,(1)确定输入、输出“0”“1”的意义,输入为,A,、,B,、,C,三人，按下为“1”，不按为“0”。,输出为指示灯,F，,亮为“1”，不亮为“0”,(2)据逻辑要求列真值表,例1,A,B,C,F,0,0,0,0,0,1,0,1,0,0,1,1,1,0,0,1,0,1,1,1,0,1,1,1,(3)据状态表列逻辑式并化简,F,最小项之“或”;,若,F,有,n,个,1,就有,n,个最小项;,最小项输入变量之间的“与”;,其中1时取变量本身，0时取变量的非。,0,0,0,1,0,1,1,1,+,ABC,+,ABC,AB,+,BC,+,CA,24,(4)根据逻辑表达式画出逻辑图,&,1,&,&,A,B,B,C,F,F,AB,+,BC,+,CA,25,&,&,&,&,A,B,C,F,若只能用,与非门,实现：,注意：,用与非门其中一输入端可当非门使用。,为抗干扰，应将所有的输入接在一起。,F,AB,+,BC,+,CA,AB,+,BC,+,CA,&,A,F=,A,1,1,26,二、加法器,实现二进制数的加法运算。,1.(实现一位二进制数相加),半加器,只能对一位二进制数进行加数、被加数的加法运算而不考虑低位进位。,A,+,B,加数,被加数,本位和,进位,S,C,A,B,S,C,0 0,0 1,1 0,1 1,0 0,1 0,1 0,0 1,半加器的设计步骤如下：,(1)列真值表,输入:,A,-,加数;,B,-,被加数；,输出:,S,-,本位和;,C,-,进位,(进到高位),(2)根据真值表列逻辑式,A,B,C,AB,27,逻辑图,逻辑符号,C,AB,=1,&,.,.,A,B,S,C,CO,A,B,S,C,(3)根据逻辑式画逻辑图,28,2.(实现一位二进制数相加),全加器,输入,输出,A,B,C,i,S,C,o,0,0,0,0,0,1,0,1,0,0,1,1,1,0,0,1,0,1,1,1,0,1,1,1,全加器的设计步骤如下：,(1)列真值表,输入:,A,加数;,B,被加数;,C,i,低位来的进位,输出：,S,本位和；,C,o,进位,(进到高位),。,A,+,B,C,i,低位来的进位,S,C,o,0 0,1 0,1 0,0 1,1 0,0 1,0 1,1 1,进位,实现一位二进制数的加数、被加数、来自低位的进位的相加。,29,(2)根据真值表列逻辑式,输入,输出,A,B,C,i,S,C,o,0,0,0,0,0,0,0,1,1,0,0,1,0,1,0,0,1,1,0,1,1,0,0,1,0,1,0,1,0,1,1,1,0,0,1,1,1,1,1,1,A,B,C,i,(,A,B,),C,i,A,B,30,S,A,B,C,i,C,o,(,A,B,),C,i,A,B,(3)根据逻辑式画逻辑图,逻辑图,：画法1,=,1,A,B,C,i,=,1,A,B,A,B,C,i,S,A,B,(,A,B,),C,i,(,A,B,),C,i,A,B,C,o,1,31,S,A,B,C,i,C,o,(,A,B,),C,i,A,B,A,B,C,i,S,C,o,C,O,CI,逻辑图,：画法2,逻辑符号,电路图不是唯一的,B,A,C,O,A,B,A,B,C,i,S,C,O,A,B,C,i,(,A,B,),C,i,1,C,o,(,A,B,),C,i,A,B,32,3.多位数加法,器串行进位加法器,如三位二进制数相加：,ABC,+,EFD,=？,线路图应为：,a,3,b,3,c,3-1,s,3,c,3,CO,CI,a,2,b,2,c,2-1,s,2,CO,CI,a,1,b,1,s,1,CO,CI,A B C,E F D,优点:线路简单,缺点:低位运算完成后高位才能运算，因此运算速度慢。,33,12.5 编码器,一、键控二十进制编码器,用二进制码表示十个十进制数09。,其设计步骤如下：,1.确定二进制码的位数,n,十个输入,需要几位二进制数输出？,四位,2.列编码表(真值表),十个十进制数按键为输入:,A,0,A,9,按下为0，不按为1,四个二进制数为输出:,F,1,F,4,列出状态表如下：,输入个数,2,n,n,为二进制位数,34,4、据逻辑式画逻辑图,3、列逻辑式,A,9,A,8,A,7,A,6,A,5,A,4,A,3,A,2,A,1,A,0,F,4,F,3,F,2,F,1,1,1,1,1,1,1,1,1,1,0,0,0,0,0,1,1,1,1,1,1,1,1,0,1,0,0,0,1,1,1,1,1,1,1,1,0,1,1,0,0,1,0,1,1,1,1,1,1,0,1,1,1,0,0,1,1,1,1,1,1,1,0,1,1,1,1,0,1,0,0,1,1,1,1,0,1,1,1,1,1,0,1,0,1,1,1,1,0,1,1,1,1,1,1,0,1,1,0,1,1,0,1,1,1,1,1,1,1,0,1,1,1,1,0,1,1,1,1,1,1,1,1,1,0,0,0,0,1,1,1,1,1,1,1,1,1,1,0,0,1,BCD码,35,+5V,A,9,A,8,A,7,A,6,A,5,A,4,A,3,A,2,A,1,A,0,F,4,F,3,F,2,F,1,R,36,二、优先编码器,如果同时有多个信号输入，输出的是数码大的输入信号对应的代码。,A,9,A,8,A,7,A,6,A,5,A,4,A,3,A,2,A,1,A,0,F,4,F,3,F,2,F,1,1,1,1,1,1,1,1,1,1,0,0,0,0,0,1,1,1,1,1,1,1,1,0,0,0,0,1,1,1,1,1,1,1,1,0,0,0,1,0,1,1,1,1,1,1,0,0,0,1,1,1,1,1,1,1,0,0,1,0,0,1,1,1,1,0,0,1,0,1,1,1,1,0,0,1,1,0,1,1,0,0,1,1,1,1,0,1,0,0,0,0,1,0,0,1,其余略,37,12.6 译码器,将二进制代码变换为某一特定的输出信号。,译码器的输入：,n,位二进制代码,译码器的输出：一组高低电平信号,一、二进制译码器(,P318),1、,2/4,线译码器的设计,将2位二进制码译成对应,的4个输出信号,步骤如下:,(1),确定输出信号的个数,m(m=2,n,),2,位二进制码,n=2,2,2,=4,需要4 个输出信号来区别。,(2)列译码表(真值表),2位二进制码(,A,1,A,2,),为输入;,4个信号(,F,1,F,4,),为输出。,1,1,1,0,0,0,0,1,1,0,1,1,0,0,1,0,1,1,0,1,0,0,1,E,1,1,F,2,1,1,F,1,0,1,1,1,1,1,F,4,F,3,A,2,A,1,低电平有效,使能端:输入0时译码,38,或：,(3)列写逻辑式并化简,从功能表可知：,1,1,1,0,0,0,0,1,1,0,1,1,0,0,1,0,1,1,0,1,0,0,1,E,1,1,F,2,1,1,F,1,0,1,1,1,1,1,F,4,F,3,A,2,A,1,39,(4)据逻辑式画逻辑图,1,1,1,E A,1,A,2,&,&,&,A,1,A,2,E,&,F,4,F,3,F,2,F,1,40,二、十进制译码显示器,将4位8421码(,BCD,码)译成对应信号的电路(该对应信号能驱动显示器显示出十进制数)。显示器不同,译码电路也不同。,g f,a,b,a,b,c,d,f,g,e,com,e d c,DP,com,DP,LED,显示器有两种结构：,共阴极,各发光段输入“1”亮。此时公共端“,com”,应接地。,共阳极,各发光段输入“0”亮。此时公共端“,com”,应接高电平(电源)。,数字显示器有如下分类：,按显示方式分:,有字型重叠式、点阵式、分段式等。,按发光物质分:,有发光二极管(,LED,半导体数码管)式、辉光式、荧光式、液晶显示等。,1、七段式,LED,显示器,41,译码器,a b c d e f g,A,B,C,D,2、译码器与七段显示器的连接关系,(1)译码器输出为七段显示器的输入。,(2)译码器,a,g,七个输出的高低电平不同，显示器显示的字符就不同。,42,3、共阴极七段显示器的译码器如何设计？,共阴极(输入高电平亮,),七段显示器工作原理:,a b c d e f g,1 1 1 1 1,1,0,0 1 1 0 0,0 0,1 1 0 1 1 0 1,1 0 0 0 1 1 1,a,b,c,d,f,g,e,第一步：,确定输出信号的个数,驱动七段显示器,译码器需要7 个输出信号。,第二步：列译码表(真值表),4位8421码(,A,4,A,1,),为输入;7个信号(,a,g,),为输出。,43,g,f,e,d,c,b,a,共阴极七段显示器的译码器的真值表,第三步：,列逻辑式并化简,(略),第四步：,画图,(略),输 入,输 出,显示数码,A,4,A,3,A,2,A,1,a,b,c,d,e,f g,0,0,0,0,1 1 1 1 1 1 0,0,0,0,0,1,0 1 1 0 0 0 0,1,0,0,1,0,1 1 0 1 1 0 1,2,0,0,1,1,1 1 1 1 0 0 1,3,0,1,0,0,0 1 1 0 0 1 1,4,0,1,0,1,1 0 1 1 0 1 1,5,0,1,1,0,1 0 1 1 1 1 1,6,0,1,1,1,1 1 1 0 0 0 0,7,1,0,0,0,1 1 1 1 1 1 1,8,1,0,0,1,1 1 1 1 0 1 1,9,44,a,b,c,d,f,g,e,4、共阳极七段显示器的译码器如何设计？,共阳极(输入低电平亮)七段显示器工作原理:,a b c d e f g,0 0 0 0 0,0,1,1 0 0 1 1,1 1,0 0 1 0 0 1 0,第一步：,确定输出信号的个数,驱动七段显示器,译码器需要7 个输出信号。,第二步：列译码表(真值表),4位8421码(,DA,),为输入;7个信号(,a,g,),为输出。,45,共阳极七段显示器的译码器的真值表,g,f,e,d,c,b,a,第三步：,列逻辑式并化简,(略),第四步：,画图,(略),输 入,输 出,显示数码,D,C,B,A,a,b,c,d,e,f g,0,0,0,0,0 0 0 0 0 0 1,0,0,0,0,1,1 0 0 1 1 1 1,1,0,0,1,0,0 0 1 0 0 1 0,2,0,0,1,1,0 0 0 0 1 1 0,3,0,1,0,0,1 0 0 1 1 0 0,4,0,1,0,1,0 1 0 0 1 0 0,5,0,1,1,0,0 1 0 0 0 0 0,6,0,1,1,1,0 0 0 1 1 1 1,7,1,0,0,0,0 0 0 0 0 0 0,8,1,0,0,1,0 0 0 0 1 0 0,9,46,电子技术,第,十二章,结束,模拟电路部分,47,