数电ch2门电路与组合逻辑电路.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第,2,章 逻辑门电路,2.1,分立元件门电路,2.2,集成逻辑门电路,2.3,组合逻辑电路的分析,方法,2.4,组合逻辑电的设计方法,5V,2V,0V,0.8V,V,H,V,L,概述,1,、高电平、低电平,低,电平,高,电平,3.4V,0.2V,2,、逻辑赋值,V,H,-1,V,L,-0,正,逻辑体系,V,H,-0,V,L,-1,负逻辑体系,3,、高低电平获取方法,开 关,+5V,5V,V,H,1,+5V,0V,V,L,0,4,、半导体器件的开关特性,理想开关,开关打开时：漏电流为零,开关闭合时：导通电压为零，导通电阻为零,I=0,U=0，R=0,开关动作在瞬时完成,机械开关,电子开关,1,）,二极管的开关特性,+5V,+,Vi,-,D,+,Vo,-,R,1,、,二极管导通：,V,i,=0V,时，,D,正向导通，,Vo=0.7V,，,相当于开关闭合。,2,、,二极管截止：,V,i,=5V,时，,D,反向截止，,Vo=5V,，,相当于开关打开。,4,、半导体器件的开关特性,2,）,三极管的开关特性,1),三极管截止,V,i,=0V,时,T,截止,I,B,=0,，,I,C,0,，,V,CE,Vcc,，,Vo=5V,三极管,CE,间相当于断开的开关。,+5V,Rc,Rb,T,+,Vi,-,+,Vo,-,I,B,I,C,2),三极管饱和导通,V,i,=,V,iH,时,I,B,=(Vi-0.7)/Rb,I,CS,Vcc/Rc,I,BS,=I,CS,/,，,当,I,B,I,BS,时,三极管饱和导通,V,CE,=V,CES,=0.2V,，,Vo=0.2V,，,三极管,CE,间相当于闭合的开关。,3,）,MOS,管的开关特性,+V,DD,R,D,R,G,T,+,Vi,-,+,Vo,-,I,G,I,D,1,）,MOS,管截止,Vi=0V,时：,V,GS,V,GS(th,),，,MOS,管工作在截止区，,I,D,=0,，,MOS,管,DS,间相当于断开的开关,Vo=V,DD,2,）,MOS,管导通,Vi=V,DD,时：,V,GS,V,GS(th,),，,V,GD,V,GS(th,),，,MOS,管工作于可变电阻区，,R,ON,1K,，,MOS,管,DS,间相当于闭合的开关,Vo0V,分立元件门电路,V,A,V,B,V,Y,0V,0V,0V,3V,3V,0V,3V,3V,A,B,Y,0,0,0,0,1,0,1,0,0,1,1,1,0.7V,0.7V,0.7V,3.7V,一、二极管与门,二、二极管或门,V,A,V,B,V,Y,0V,0V,0V,3V,3V,0V,3V,3V,A,B,Y,0,0,0,0,1,1,1,0,1,1,1,1,0V,2.3V,2.3V,2.3V,三、三极管非门,Vi,Vo,0V,V,CC,V,CC,0.2V,A,Y,0,1,1,0,1.,体积大、工作不可靠。,2.,需要不同电源。,3.,各种门的输入、输出电平不匹配。,分立元件门电路的缺点,集成电路,1961,年美国德克萨斯仪器公司率先制作了第一块集成电路,IC(Integrated Circuit),集成电路具有体积小、可靠性高、速度快、而且价格便宜的特点,TTL,型电路：输入和输出端结构都采用了半导体晶体管，称之为,:,Transistor,Transistor Logic,。,2.2,集成逻辑门电路,按集成度高低可分为,:,双极型,如,TTL,门电路,中规模集成电路,(MSI):,几百个,大规模集成电路,(LSI):,几千个,超大规模集成电路,(VLSI):,一万个以上,按导电类型可分为,:,小规模集成电路,(SSI):100,个以下,MOS,型,如,CMOS,门电路,2.2.1 TTL,逻辑门电路,TTL,（晶体管,晶体管逻辑）门电路只制成单片集成电路。输入级由多发射极晶体管构成，输出级由推挽电路（功率输出电路）构成。普通,TTL,与非门如下图所示。,逻辑关系：,一、,TTL,与非门,电路结构,+5V,Y,R,4,R,2,R,1,4k,T,2,R,3,T,4,T,1,T,5,b,1,c,1,1k,1.6 k,130,A,D,2,D,3,D,1,B,图形符号：,输出级,输入级,倒相级,输入级,倒相级,输出级,0.3V,3.4V,1,、当输入,A,为低电平,V,IL,=0.3V,时，,T,1,导通，导通后,V,b1,=1.0V,，,因此,T,2,截止，,V,c2,为高,电平，,V,e2,为低电平，从而,T,4,导通，,T,5,截止，输出为高电平,V,OH,=,5 V,D3,-V,BE4,-V,R2,3.6V,。,R,L,+5V,Y,R,4,R,2,R,1,4k,T,2,R,3,T,4,T,1,T,5,b,1,c,1,1k,1.6 k,130,A,D,2,D,3,D,1,B,2 TTL,与非门电路的工作原理,接入负载后，由于,T5,的截止，有电流从,Vcc,经,R4,流向每个负载门，这种电流称为拉电流。,输入级,倒相级,输入级,0.2V,3.4V,2,、当输入,A,和,B,全为,1,（高电平,V,IH,=3.6V,时），不考虑,T,2,的存在，则,Vb1=4.3V,则,T2,.,T,5,导通，使,T1,的,V,b1,=2.1V,，因而致使,T1,截止，而,T2,通过电源、,R1,和,T1,的集电结获得足够大的基极电流而达到饱和。,T2,发射极电阻上压降使,T5,饱和，所以输出电位,Vy,=0.3V,即输出,0,电平。,+5V,Y,R,4,R,2,R,1,4k,T,2,R,3,T,4,T,1,T,5,b,1,c,1,1k,1.6 k,130,A,D,2,D,3,D,1,B,T4,和,D3,截止，接入负载后，,T5,的集电极电流全部由外接负载门灌入，这种电流称为灌电流。,标准,TTL,与非门,图形符号,逻辑关系：,在工程实践中，有时需要将几个门的输出端并联使用，以实现与逻辑，称为,线与,。,普通的,TTL,门电路不能进行,线与,。,1,集电极开路门（,OC,门）,二、其他类型的,TTL,门,OC,门主要有以下几方面的应用,：,（,2,）实现电平转换,如图示,，,可使输出高电平变为,10,V,。,（,3,）用做驱动器。,如图是用来驱动发光二极管的电路。,（,1,）,实现线与逻辑功能,（,1,）三态输出门的结构及工作原理,2,三态输出门,当,EN,=1,时，,G,输出为,0,，,T,4,、,T,3,都截止。这时从输出端,L,看进去，呈现高阻，称为高阻态，或禁止态。,当,EN,=0,时，,G,输出为,1,，,D,1,截止，相当于一个正常的二输入端与非门，称为正常工作状态。,使能端低电平有效,使能端高电平有效,三态门在计算机总线结构中有着广泛的应用。,（,b,）,组成双向总线，实现信号的分时双向传送。,（,2,）三态门的应用,（,a,）,组成单向总线，实现信号的分时单向传送,.,1,）电压传输特性,1,A,Y,0V,5V,3.0,2.0,1.0,0.5,1.0,1.5,V,I,/V,V,O,/V,0,A,C,D,E,B,当输入,V,I,V,I,0.7V,时，,T,5,截止,T,4,导通，但,T,2,导通放大，输出,V,O,线性下降,当输入为,1.4V,左右时，,T,5,、,T,2,导通，但,T,4,截止，输出,V,O,急剧下降为低电平。,当输入继续升高，,T,5,、,T,2,导通，,T,4,截止，输出,V,O,为低电平不再变化。,三、,TTL,门电路的特性参数,TTL,与非门接成非门时输出电压,V,0,与输入电压,V,I,之间的关系。,2,）输入端噪声容限,3.0,2.0,1.0,0.5,1.0,1.5,V,I,/V,V,O,/V,0,A,C,D,E,B,V,IL（MAX）,V,OH（MIN）,V,OL（MAX）,V,IH（MIN）,3.0,2.0,1.0,0.5,1.0,1.5,V,I,/V,V,O,/V,0,A,C,D,E,B,V,IL（MAX）,V,OH（MIN）,V,OL（MAX）,V,IH（MIN）,1,A,Y,1,1,B,Y,2,0,1,1,0,V,OH（MIN）,5V,2.4V,V,IH（MIN）,5V,2.0V,如果遇到噪声信号（干扰）就会使得输入信号波动而上升或下降；由于输入高电平,1,不能下降到,V,IH,（,MIN,）,以下，所以输入高电平对噪声信号的干扰是有一定的容忍限度的，称为高电平噪声容限。,高电平噪声容限,V,NH,为：,V,NH,=,V,OH,（,MIN,）,V,IH,（,MIN,）,例如：,V,NH,=2.4V-2.0V=0.4V,0V,V,IL（MAX）,0.8V,3.0,2.0,1.0,0.5,1.0,1.5,V,I,/V,V,O,/V,0,A,C,D,E,B,V,IL（MAX）,V,OH（MIN）,V,OL（MAX）,V,IH（MIN）,1,A,Y,1,1,B,Y,2,1,0,0,1,V,OL(MAX),0.4V,0V,V,IL(MAX),0.8V,0V,如果遇到噪声信号（干扰）就会使得输入信号波动而上升或下降；同样由于输入低电平,0,不能升高到,V,IL,（,MAX,）,以上，所以输入低电平对噪声信号的干扰是有一定的容忍限度的，称为低电平噪声容限。,低电平噪声容限,V,NL,为：,V,NL,=,V,IL,（,MAX,）,V,OL,（,MAX,）,例如：,V,NL,=0.8V-0.4V=0.4V,2.0V,V,IH（MIN）,5V,3,）输入电流与输出电流,4,）扇出系数,逻辑门的负载能力用扇出系数来表示。扇出系数,N,0,指一个门电路能驱动同类门的最大数目。,5,）传输延迟时间,t,pd,四、,TTL,集成逻辑门电路系列产品,74,系列、,74H,系列、,74S,系列、,74LS,系列、,74AS,系列、,74ALS,系列：,其中,74H,为高速系列，,74S,为肖特基系列，均为高速系列，,74LS,低功耗肖特基系列综合性能较好，,74AS,系列、,74ALS,系列为,74LS,系列的改进，前者功耗略大，后者功耗最小。,54,系列与,74,系列具有完全相同的电路结构和电气特性，但,54,系列对温度和电源的要求更宽松。,74LS37,、,74LS54,、,74LS86,、,74LS138,等,逻辑关系：,（设,V,DD,（,V,TN,+|,V,TP,|,），且,V,TN,=|,V,TP,|,）,（,1,）当,V,i,=0,V,时，,T,2,截止，,T,1,导通。输出,V,O,V,DD,。,（,2,）当,V,i,=,V,DD,时，,T,2,导通，,T,1,截止，输出,V,O,0,V,。,一,、,CMOS,反相器（非门）,CMOS,逻辑门电路是由,N,沟道,MOSFET(T,2,),和,P,沟道,MOSFET(T,1,),互补而成。,2.2.2 CMOS,逻辑门,工作原理：（设两管的开启电压,V,TN,=|,V,TP,|,）,（,1,）,当,C,接高电平,V,DD,，,C,接低电平,0,V,时，若,V,i,在,0,V,V,DD,的范围变化，至少有一管导通，,相当于一闭合开关,，将输入传到输出，即,V,o,=,V,i,。,（,2,）,当,C,接低电平,0,V,，,C,接高电平,V,DD,，,V,i,在,0,V,V,DD,的范围变化时，,T,N,和,T,P,都截止，输出呈高阻状态，,相当于开关断开,。,CMOS,双向模拟开关,CC4016,二、其他类型的,CMOS,传输门,三、,CMOS,逻辑门电路主要参数的特点,（,1,）,V,OH,（,min,）,=0.9,V,DD,；,V,OL,（,max,）,=0.01,V,DD,。,所以,CMOS,门电路的逻辑摆幅（即高低电平之差）较大。,（,2,）阈值电压,V,th,约为,V,DD,/2,。,（,3,）,CMOS,非门的关门电平,V,OFF,为,0.45,V,DD,，,开门电平,V,ON,为,0.55,V,DD,。,因此，其高、低电平噪声容限均达,0.45,V,DD,。,（,4,）,CMOS,电路的功耗很小，一般小于,1,mW,/,门；,（,5,）因,CMOS,电路有极高的输入阻抗，故其扇出系数很大，可达,50,。,CMOS,门电路举例,CMOS,非门电路,CMOS,与非门,CMOS,或非门,工作原理,A,为高电平，,T,1,截止,T,2,导通，,L,为低电平，符合非逻辑关系。,工作原理,A,、,B,同为高电平时,T,1,、,T,2,截止，,T,3,、,T,4,导通，,L,为低电平，符合与非逻辑关系。反之亦然。,工作原理,请自行分析,2-2,2.3,组合逻辑电路的分析方法,根据逻辑功能的不同特点，常把数字电路分成,组合逻辑电路（简称组合电路）,和,时序逻辑电路（简称时序电路）,两大类。,组合电路逻辑功能表示方法：,通常有逻辑函数表达式、真值表（或功能表）、逻辑图、卡诺图、波形图,等五种。,特点,:,电路任意时刻的输出信号仅取决于该时刻的输入信号，与输入信号作用前电路的状态无关。,输入逻辑变量,组合逻辑电路,X,1,X,n,Y,1,Y,2,Y,m,X,2,输出逻辑变量,Y,1,=f,1,(x,1,x,2,x,n,),Y,2,=f,2,(x,1,x,2,x,n,),.,Y,m,=f,m,(x,1,x,2,x,n,),逻辑功能的描述,2.3.1,组合逻辑电路功能的描述,向量形式,Y=,FX(t,n,),2.3.2,组合逻辑电路的分析方法,通过分析找出电路的逻辑功能,已知逻辑电路,列出真值表,或功能表,适当的化简,与变换,写出逻辑表达式,分析其逻辑功能,例,1,：试分析下列组合逻辑电路的功能：,=1,=1,A,B,C,Y,2.,列真值表,A B C,Y,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,3.,分析逻辑功能,奇偶校验器：,A,、,B,、,C,中有,奇数,个“,1,”,，输出为“,1,”,；,A,、,B,、,C,中有,偶数,个“,1,”,，输出为“,0”,；,0,1,1,0,1,0,0,1,例,2,：,组合电路如图所示，分析该电路的逻辑功能。,解：,（,1,）由逻辑图逐级写出逻辑表达式。为了写表达式方便，借助中间变量,P,。,（,2,）,化简与变换：,（,3,）,由表达式列出真值表。,（,4,）,分析逻辑功能：,当,A,、,B,、,C,三个变量不一致时，电路输出为“,1”,，所以这个电路称为“不一致电路”。,例,3,：试分析下列组合逻辑电路的功能,1,&,1,Y,A1,A0,D0,D1,D2,D3,1,1,1,Y,A,1,A,0,1 ,0,0 0 0,0 0 1,0 1 0,0 1 1,D,0,D,1,D,2,D,3,四选一数据选择器,Y,A,1,A,0,D,0,D,1,D,2,D,3,数据输出端,地址输入端,数据输入端,选通端,(,使能端、控制端,),：低电平有效,2.4,组合逻辑电路的设计方法,按照给定具体的逻辑问题设计出最简单的逻辑电路,逻辑抽象,适当的化简,与变换,写出逻辑,表达式,列出真值表,或功能表,选择合适的,器件实现,画 出其,电 路图,1,、确定输入、输出逻辑变量的个数,2,、确定输入、输出逻辑变量的含义,3,、根据逻辑关系列出,真值表或功能表,1,、,SSI,的设计,2,、,MSI,的设计,3,、,PLD,的设计,例,1,：试设计一个多数表决电路（三人表决电路）,输入逻辑变量,A,、,B,、,C,1,：,同意,0,：不同意,输出逻辑变量,Y,：,1,：,通过,0,：不通过,1,、逻辑抽象,A,B,C,Z,0,0,0,0,0,1,0,1,0,0,1,1,1,0,0,1,0,1,1,1,0,1,1,1,2,、列出真值表,3,、写出逻辑表达式,0,0,0,1,0,1,1,1,4,、适当的化简与变换,1,1,1,0,0,1,0,0,Z,0,A,10,00,11,01,BC,1,=AB+AC+BC,1,）,SSI,实现（与非门）,5,、选择合适的器件实现，画出电路图,Z=AB+AC+BC,&,&,&,&,A,B,C,Z,例,2,：,设计一个将余,3,码变换成,8421BCD,码的组合逻辑电路。,解：,（,1,）根据题目要求，列出真值表,（,2,）用卡诺图进行化简。（注意利用无关项）,（,3,）由逻辑表达式,画出逻辑图。,我们把门电路,两个输入信号同时向相反逻辑电平跳变,（一个从,1,变为,0,，另一个从,0,变为,1,）的现象叫,竞争,。,由于竞争而在电路输出端,可能产生,尖峰脉冲,（,glitch,),的现象叫,竞争,-,冒险,。,产生原因,信号存在,前后沿,过渡时间不一致问题；,门电路的,t,pd,（,传输延迟时间）不一样。,2.5,组合逻辑电路中的竞争,-,冒险现象,A,A,A&A,A+A,2.5,竞争,-,冒险现象的识别,结论：当逻辑表达式中的某些变量取特定值（,0,或,1,），如果表达式能转换为下式 则存在冒险,检查竞争,-,冒险现象的方法 公式法,例,3.4.1,(a),例,3.4.1,(b),2.4.2,检查竞争,-,冒险现象的方法 卡诺图法,例,3.4.1,(a),增加冗余项，消除,卡诺图,相切边。,A,BC,00,01,11,10,0,1,A,BC,00,01,11,10,0,1,A,BC,00,01,11,10,0,1,A,BC,00,01,11,10,0,1,A,BC,00,01,11,10,0,1,A,BC,00,01,11,10,0,1,A,BC,00,01,11,10,0,1,A,BC,00,01,11,10,0,1,A,BC,00,01,11,10,0,1,A,BC,00,01,11,10,0,1,A,BC,00,01,11,10,0,1,A,BC,00,01,11,10,0,1,A,BC,00,01,11,10,0,1,A,BC,00,01,11,10,0,1,3.4.2,检查竞争,-,冒险现象的方法 卡诺图法,P174,例,3.4.1,(b),A,BC,00,01,11,10,0,1,A,BC,00,01,11,10,0,1,A,BC,00,01,11,10,0,1,A,BC,00,01,11,10,0,1,增加冗余项，消除,卡诺图,相切边。,1),引入,封锁脉冲,在输入信号发生竞争期间，封,锁门的输出；封锁脉冲必须与输入信号的转换,同步。,2),引入,选通脉冲,等电路达到新稳态后，再输,出。,前封,中选,3),接入滤波电容,吸收和削弱窄脉冲。,后滤,4),修改逻辑设计，增加,冗余项。,添项,2.5.3,消除竞争,-,冒险现象的方法,中选,中选,例,1,：消除竞争,-,冒险的电路,&,1,A,&,2,&,4,1,B,1,&,3,前封,t,C,f,C,f,(,几十至几百皮法,),后滤,波形关系,t,B,t,A,t,t,t,t,t,封锁脉冲,选通脉冲,