二集成触发器.ppt

Click to edit Master title style,Click to edit Master text styles,Second level,Third level,Fourth level,Fifth level,*,*,Click to edit Master title style,Click to edit Master text styles,Second level,Third level,Fourth level,Fifth level,*,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,第十二集成触发器,（优选）第十二集成触发器,2,逻辑功能,12.1,基本,RS,触发器,Q,状态决定于输入端 、电平高低。,（,1,）,=,1,，,=,1,，触发器保持原状态不变。,（,2,）,=,0,，,=,1,，触发器为,0,态。,Q,=,0,、，电路处于,0,态，则,Q,=,0,使门 G,1,输出为,1,，即 ；而 、=,1,送到,与非,门 G,2,的两个输入端，保持,Q,=,0,。触发器保持原态不变。,电路处于,1,态，,Q,=,1,、，则使 G,2,门输出为高电平，即保持,Q,=,1,；而,Q,=,1,、送到,与非,门 G,1,的两个输入端，保持 。触发器保持原态不变。,，使 G,1,的输出 ，此时，G,2,的两个输入端全为,1,，因而,Q,=,0,，触发器被置为,0,态，并且与原状态无关。,（,3,）,=,1,，,=,0,，触发器为,1,态。,（,4,）,=,0,，,=,0,，触发器状态不定。,，使,G,2,的输出,Q,=,1,，此时，,G,1,的两个输入端全为,1,，因而 ，触发器被置为,1,态，并且与原状态无关。,基本,RS,触发器真值表。,Q,逻辑功能,0,1,1,0,1,0,1,0,0,1,不变,不定,置,0,置,1,保持,12.1,基本,RS,触发器,（,1,）置,0,端：把端加低电平触发信号时，触发器为,0,态，称 为置,0,端，又称复位端。,（,2,）置,1,端：把端加低电平触发信号时，触发器为,1,态，称 为置,1,端，也叫置位端。,3,结论：,触发器在外加信号作用下，状态发生了转换，称之为翻转。外加的信号称为“触发脉冲”。,（,3,）触发器的翻转：,12.1,基本,RS,触发器,由时钟脉冲控制的,RS,触发器称为同步,RS,触发器，又称时钟控制,RS,触发器。,1,电路组成,2,工作原理,12.2,同步,RS,触发器,（,1,）,无时钟脉冲作用时（,CP,=,0,）,CP,=,0,时，,G,3,、,G,4,门被封锁，输入信号,R,、,S,不起作用，触发器维持原状态。,（,2,）,有时钟脉冲作用时（,CP,=,1,）,CP,=,1,时，,G,3,、,G,4,门被打开，输入信号,R,、,S,经倒相后被引导到基本,RS,触发器的输入端，可以直接控制基本,RS,触发器。,（,3,）真值表,12.2,同步,RS,触发器,时钟脉冲,CP,输入信号,输出状态,功能说明,R,S,Q,n+1,0,Q,n,保持,1,0,0,Q,n,保持,1,1,0,0,置,0,1,0,1,1,置,1,1,1,1,不允许,Q,n,：,表示时钟脉冲,CP,到来前的状态，即原态。,Q,n+1,：表示,CP,脉冲到来后的状态，即现态。,（,4,）逻辑符号,12.2,同步,RS,触发器,12.2,同步,RS,触发器,解：,Q,为高电平，为低电平。波形如图所示。,例,12-1,设基本,RS,触发器的输入信号 、的波形如图所示。触发器初始状态,Q,=,1,，试在 、波形下方，画出,Q,、的信号波形。,解,：,12.2,同步,RS,触发器,例,12-2,同步,RS,触发器。若,S,、,R,及,CP,脉冲如图所示。试在它们的下方画出,Q,的信号波形。,第一个,CP,脉冲到来后，,S,=,R,=,0,，触发器保持原态，,Q,为,0,。,第二个,CP,脉冲到来后，,S,=,1,，,R,=,0,，触发器翻转，,Q,=,1,。,第三个,CP,脉冲作用期间，,S,=,1,，,R,=,0,，触发器继续保持,1,态不变。,初态：,Q,=,0,。,第五、第六个,CP,脉冲作用期间，,S,为高电平,1,，,R,=,0,，触发器翻转为,1,态。,第四个,CP,脉冲作用期间，,S,=,0,，,R,=,1,，触发器翻转为,0,态。,下降沿触发器只在 CP 时钟脉冲下降沿时刻，根据输入信号翻转，同样可以保证在一个 CP 周期内触发器只动作一次。,同时，CP 经非门变为高电平加至从触发器上，故从触发器被打开，使其输出与主触发器一致。,触发器初始状态 Q=1，试在 、波形下方，画出 Q、的信号波形。,4J=1，K=1，Qn+1 =,1J=0，K=0，Qn=Qn+1,若 S、R 及 CP 脉冲如图所示。,图（a）双 JK 触发器 CT74LS112；,2同步 RS 触发器,（3）GND 表示接地端，NC 为空脚，（或CR）表示总清零（即置零）端。,（1）=1，=1，触发器保持原状态不变。,第四个 CP 脉冲作用期间，S=0，R=1，触发器翻转为 0 态。,第四个 CP 脉冲作用期间，S=0，R=1，触发器翻转为 0 态。,当 CP 低电平期间，主触发器被封锁，R、S 输入信号不起作用；,图（b）双 JK 触发器CC4027。,当 CP 高电平期间，主触发器接收 R、S 输入信号，状态翻转；,12.2,同步,RS,触发器,同步触发,12.3,触发器的触发方式,同步触发采用电平触发方式，一般为高电平触发即在,CP,高电平期间输入信号起作用。,2,空翻现象,空翻现象：时钟脉冲太宽时，一个,CP,脉冲会引起触发器的多次翻转。,计数触发型钟控同步触发器，必须在时钟脉冲宽度足够窄的条件下，才能正常工作。,同步,RS,触发器波形图如图所示。,1,波形图,触发器只在时钟脉冲上升沿时刻，根据输入信号翻转。可以克服空翻现象。,上升沿触发,12.3,触发器的触发方式,下降沿触发,下降沿触发器只在,CP,时钟脉冲下降沿时刻，根据输入信号翻转，同样可以保证在一个,CP,周期内触发器只动作一次。,12.3,触发器的触发方式,主从触发,（,1,）逻辑电路,（,2,）工作原理。,当,CP,高电平期间,，主触发器接收,R,、,S,输入信号，状态翻转；同时，,CP,经,非,门变为低电平加至从触发器上，故从触发器被封锁。,当,CP,低电平期间,，主触发器被封锁，,R,、,S,输入信号不起作用；同时，,CP,经,非,门变为高电平加至从触发器上，故从触发器被打开，使其输出与主触发器一致。,由两个同步,RS,触发器加上一个,非,门组成。,12.3,触发器的触发方式,（,3,）工作特点,从触发器的状态由主触发器决定；主从触发器只在每个输入,CP,脉冲的下降沿翻转一次，与,CP,脉冲的宽度无关，从而避免空翻现象。,（,4,）波形图,12.3,触发器的触发方式,12.3,触发器的触发方式,（,5,）逻辑符号,例,12-13,设主从,RS,触发器的输入信号,CP,、,R,、,S,的波形如图所示。试画出输出,Q,的波形图。,解,设触发器初始状态为,0,，即,Q,=,0,。,当第二个,CP,=,1,期间，,S,=,，,R,=,。可知 ，。当,CP,下降沿到来后,Q,=,0,。,当第一个,CP,=,1,期间，,S,=,1,，,R,=,0,。可知 ，。当,CP,下降沿到来后，,Q,由,0,变为,1,。,12.3,触发器的触发方式,当第三个,CP,=,1,期间，,S,=,1,，,R,=,0,。仅当,CP,下降沿到来后，,Q,由,0,变为,1,。,当第四个,CP,=,1,期间，,S,=,0,，,R,=,1,。,CP,下降沿到来后，,Q,=,0,。,当第五个,CP,=,1,期间，,S,=,0,，,R,=,0,。主触发器保持原来状态不变。,Q,=,0,。,12.3,触发器的触发方式,电路组成和逻辑符号,12.4JK,触发器,1,电路组成,由两个钟控,RS,触发器组成，输出 反馈至主触发器的 端，输出,Q,反馈至主触发器的 端，并把原输入端重新命名为,J,端和,K,端。,2,逻辑符号,12.4JK,触发器,逻辑功能,2,J,=,1,，,K,=,0,，,Q,n+1,=,1,主触发器处于,Q,1,=,1,状态；从主触发器被封锁，输出状态不变。,CP,的下降沿到来后，将主触发器的,Q,1,、传送到从触发器去，所以触发器状态为,1,态。,1,J,=,0,，,K,=,0,，,Q,n,=,Q,n+1,主触发器被封锁，,CP,脉冲到来后，触发器状态不翻转，,Q,n,=,Q,n+1,，输出保持原态。,3,J,=,0,，,K,=,1,，,Q,n+1,=,0,主触发器处于,Q,1,=,0,状态；从主触发器被封锁，输出状态不变。,CP,下降沿到来后，将主触发器的,Q,1,、传送到从触发器，从触发器被置,0,。,12.4JK,触发器,4,J,=,1,，,K,=,1,，,Q,n+1,=,当时钟脉冲到来时，,J,=,1,，,K,=,1,，使主触发器被置于与从触发器相反的状态。,CP,=,0,时，从触发器随主触发器变化。亦即当,CP,脉冲下降沿到来时，触发器状态发生翻转，即,Q,n+1,=,，随着,CP,脉冲不断输入，触发器状态不断翻转，因而具有计数功能。,5,真值表,J,K,逻辑功能,0,0,1,1,0,1,0,1,1,0,保持,置,0,置,1,计数,12.4JK,触发器,解,在,CP,=,1,期间，主触发器接收输入信号。而当,CP,的下降沿到来后，主触发器的状态转存到从触发器中。,CP,=,1,的,J,、,K,状态，决定触发器下一个状态,Q,n,+1,。而,CP,的下降沿，是触发器是否翻转的基准线。比如：第一个,CP,=,1,时，,J,=,1,，,K,=,0,，因此触发器将置,1,。当这个,CP,脉冲的下降沿到来后，触发器才翻转为,1,。画出波形。,例,12-4,设主从,JK,触发器的初始状态为,0,，试根据图示给出的,CP,、,J,、,K,的波形，画出输出,Q,的波形。,12.4JK,触发器,从主触发器被封锁，输出状态不变。,从主触发器被封锁，输出状态不变。,由两个同步 RS 触发器加上一个非门组成。,当 CP 高电平期间，主触发器接收 R、S 输入信号，状态翻转；,例 12-13设主从 RS 触发器的输入信号 CP、R、S的波形如图所示。,设触发器初始状态为 0，即 Q=0。,图（a）双 JK 触发器 CT74LS112；,6T 触发器和 T触发器,若 S、R 及 CP 脉冲如图所示。,图（a）双 JK 触发器 CT74LS112；,第一个 CP 脉冲到来后，S=R=0，触发器保持原态，Q 为 0。,而 CP 的下降沿，是触发器是否翻转的基准线。,（2）=0，=1，触发器为 0 态。,解在 CP=1 期间，主触发器接收输入信号。,从触发器的状态由主触发器决定；,12.5D,触发器,逻辑功能,（,1,）,D,=,0,，,CP,上升沿到来后，,Q,n+1,=,0,，触发器置,0,。,（,2,）,D,=,1,，,CP,上升沿到来后，,Q,n+1,=,1,，触发器置,1,。,D,触发器的输出状态由输入信号,D,决定，,D,=,0,，置,0,；,D,=,1,置,1,。,工作波形图,真值表,00,01,10,11,0,1,0,1,12.5D,触发器,12.6T,触发器和,T,触发器,T,触发器可由,JK,触发器转换而来。,T,触发器：在,CP,脉冲作用下，根据输入信号,T,的不同状态，具有保持和翻转功能的电路，称为,T,触发器。,12.6T,触发器和,T,触发器,真值表,T,00,01,10,11,0,1,1,0,逻辑功能,（,1,）,T,=,0,，则,Q,n+1,=,Q,n,，触发器保持原态不变。,（,2,）,T,=,1,，则,Q,n+1,=,，触发器状态翻转，为计数状态。,（,1,）,T,触发器工作波形图,工作波形图,12.6T,触发器和,T,触发器,（,2,）,T,触发器,在,CP,脉冲作用下，只具有翻转（计数）功能的电路，称为,T,触发器。也称为计数型触发器。可由其他触发器转换而来。如图所示。,电路,波形,功能,12.6T,触发器和,T,触发器,当 CP 下降沿到来后，Q 由 0 变为1。,（1）D=0，CP 上升沿到来后，Qn+1=0，触发器置 0。,例 12-4设主从 JK 触发器的初始状态为 0，试根据图示给出的 CP、J、K 的波形，画出输出 Q 的波形。,由两个同步 RS 触发器加上一个非门组成。,1基本 RS 触发器,当 CP 高电平期间，主触发器接收 R、S 输入信号，状态翻转；,当 CP 高电平期间，主触发器接收 R、S 输入信号，状态翻转；,3J=0，K=1，Qn+1=0,（2）T=1，则 Qn+1=，触发器状态翻转，为计数状态。,T 触发器：在 CP 脉冲作用下，根据输入信号 T 的不同状态，具有保持和翻转功能的电路，称为 T 触发器。,主触发器处于 Q1=1 状态；,第四个 CP 脉冲作用期间，S=0，R=1，触发器翻转为 0 态。,2同步 RS 触发器,Q 状态决定于输入端 、电平高低。,同时，CP 经非门变为高电平加至从触发器上，故从触发器被打开，使其输出与主触发器一致。,集成触发器简介,1,常用集成,JK,和,D,触发器的型号及外引线排列,12.7,集成触发器的应用,图（,a,）双,JK,触发器,CT74LS112,；图（,b,）双,JK,触发器,CC4027,。,12.7,集成触发器的应用,图（,c,）双,D,触发器,CC4013,；图（,d,）四,D,触发器,CT74LS175,。,2,引出端的功能、符号的意义说明,（,1,）字母符号上方加横线，表示加入低电平信号有效。,（,2,）两个触发器以上的多触发器集成器件，在它的输入、输出符号前，加同一数字，都属于同一触发器的引出端。,（,4,）,TTL,电路的电源一般为,+5 V,，,CMOS,电路的电源通常在,+3 +18 V,之间，接电源负极。,（,3,）,GND,表示接地端，,NC,为空脚，（或,CR,）表示总清零（即置零）端。,12.7,集成触发器的应用,1,分频器,（,1,）电路,应用一片,CC4027,双,JK,触发器，可以组成,2,分频器，也可组成,4,分频器。图（,a,）为,2,分频器。图（,b,）为,4,分频。,应用举例,12.7,集成触发器的应用,5,、,6,、,16,脚接，即有,1,J,=1,K,=,1,，电路为计数状态。,4,、,7,、,8,端接地，异步置,0,、置,1,功能无效。,从,1,CP,端输入,2,个时钟脉冲，则在,1,Q,的输出端只输出,1,个脉冲，实现了,2,分频。即,（,3,）波形图,（,2,）接线说明：,12.7,集成触发器的应用,2,触摸开关电路,（,1,）电路结构,12.7,集成触发器的应用,