半导体-第十六讲-新型封装.ppt

,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,材料论坛,2010.03.17,上海应用技术学院,新型封装技术,第十五讲,上海应用技术学院,电子产品与微电子制造,三维电子封装技术,层间互连技术,高密度键合互连技术,主要内容,电子产品是,智能化商品,发光,发声,发热,电,电磁波,运动,化学反应,光信息,声信息,电磁信息,热信息,压力,位移,化学环境,大脑,心脏,信息系统,执行系统,感知系统,情报收集,信息储存,信息处理,信息指令,能量系统,能量供给,散热系统,信息,能量,信息,能量,向人体一样包含两大系统：神经网络,+,血液循环,电子产品与微电子制造,电子产品的核心是集成电路,晶体管（脑细胞）,二极管、三极管,集成电路,电路（神经网络）,各种布线、各种互连,高度集成,微电子产品的基本构成与互连的关系,互连作用,微纳互连在电子产品中的作用,DIE,Chip,Chip,印刷线路板（,PCB,）,晶体管制造与互连,30-500,纳米,封装体内互连,5-50,微米,基板上互连,50-500,微米,仪器设备内互连,1000,微米,半导体芯片,仪器设备组装,电子封装,印刷板上组装,硅片制造,集成电路制造中的各级互连,摩尔定律已接近极限,集成与封装的三维化,芯片特征尺寸减小,特征尺寸趋于极限,三维电子封装技术,今后发展趋势：三维集成与封装,SIPSystem in Package,三维集成与封装的主要方法,硅通孔,(TSV),叠层,短距离互连,多种芯片集成,实现高密度,更低成本,器件内置多层基板,无源器件集成,MEMS,器件集成,多种芯片内置,实现高密度,（摘自,2007STRJ,报告）,典型的,3D-,封装产品示意图,TSV,堆叠结构,器件内置多层基板,TSV,T,hrough Silicon Via,传统打线方法,TSV,使晶圆与封装厂合作变得更紧密,晶圆制造,电子封装,PCB,微组装,晶圆制造,电子封装,基板,晶圆制造,电子封装,1990,System on Board,1990,2D-System in Package,22-32nm,3D-System Integration,POP,SoC,TSV,由单品的高密度，小型化向多功能系统集成化发展,由分散独立向技术交叉，紧密合作，共同开发发展,晶圆制造,电子封装,基板,2000,45-130nm,，,3D-System in Package,WB-3D,MCM,BGA,TSV-3D,三维封装市场需求及市场规模,最近数年，用于,TSV,封装的晶圆数量将成倍增加，迫使铜互连材料的需求量进一步攀升,CSCM(Chip Scale Camera Module)WLP,TSV,在微摄像头（,CIS,）上的应用,东芝,TSV-3D,封装中的关键技术,硅孔制作,绝缘层、阻挡层和种子层沉积,硅孔导电物质填充,晶圆减薄,晶圆键合,各工艺所占成本比例,在,TSV-3D,封装技术中，以铜互连材料及工艺为主的通孔填充和芯片叠层键合在制造成本中所占比例最高，分别达,40%,，,34%,，是三维封装中的关键技术,日本权威机构预测的制造成本构成,TSV,硅孔镀铜技术,低温固态键合技术,材料可靠性,引线框架,塑封树脂,微凸点技术,新型无铅焊料研究开发,层间互连技术,高密度键合技术,TSV-3D,封装中的关键技术,湿法刻蚀,基于,KOH,溶液,低刻蚀温度、低制造成本、适合于批量生产,但由于,KOH,溶液对硅单晶的各向异性腐蚀特性，其刻蚀的孔非垂直且宽度较大，只能满足中低引出脚的封装。,激光加工,依靠熔融硅而制作通孔，故内壁粗糙度和热损伤较高；,大规模制作通孔有成本优势；,可以不需要掩膜版。,深层等离子体刻蚀工艺,(DRIE),孔径小,(5m),、纵深比高的垂直硅通孔；,与,IC,工艺兼容；,通孔内壁平滑,对硅片的机械及物理损伤最小；,制作成本较高。,典型的,DRIE,工艺,SF6,可以对,Si,进行快速各向同性的刻蚀；,C4F8,则沉积在上一步刻蚀的孔洞表面用以保护侧壁；,沉积在孔洞底部的,C4F8,聚合物将被去除，使用,SF6,进行下一步的刻蚀。,三种硅通孔制作手段比较,通孔制作手段,湿法刻蚀,干法刻蚀,激光钻孔,成孔速度,111m/min,可达,50m/min,2400,通孔,/s,定位精度,掩模决定,+,掩模决定,+,传送装置决定，约几,m,深宽比,1:11:60,1:80,1:7,成孔精度,亚微米,亚微米,10m,通孔质量,非常好,一般,好,晶圆减薄,TSV,要求芯片减薄至,50,微米甚至更薄，硅片强度明显下降，并出现一定的韧性；,尽量小的芯片损伤，低的内应力,防止晶圆翘曲；,机械研磨,+,湿法抛光。,研磨、抛光和刻蚀,首先用直径,9,微米氧化铝粉末研磨,2h,，减薄至,70,微米；,直径,0.3,微米氧化铝粉末抛光,1h,，并减薄至,3040,微米；,采用旋转喷射刻蚀除去受损部分并释放研磨和抛光中产生的内应力。,旋转喷射刻蚀所用的喷头,RIE,和,Backside Processing,旋转喷射刻蚀后孔底部距硅片表面只有,35,微米,经过反应离子刻蚀,(RIE),之后露出表面,;,经光刻和湿法刻蚀使孔底部的铜暴露出来,为下一步的互连做准备。,旋转喷射刻蚀后的硅片，左、右边分别为清洗前和清洗后。,三维叠层封装是今后电子封装技术发展的必然趋势,通过硅通孔镀铜互连的,TSV,封装将成为三维封装技术的主流,特征尺寸进入,130,纳米以下后，已全部采用大马士革镀铜互连工艺,镀铜互连的层数逐年增加，目前已普遍达到,9-12,层,芯片间（,TSV,）铜互连技术,：,芯片上层间铜互连技术,：,芯片上层间铜互连,基板内层间铜互连,硅片间铜互连（,TSV,）,基板内层间铜互连技术,基板内的多层化和芯片、器件内置需要大量的铜互连技术,层间互连技术,超填充镀铜,Via last,镀铜填充,Via first,多晶硅填充,Via last,电镀填充（,Cu,Ni/Au),微镜头就是采用此方法,TSV,硅孔导电物质填充方法,通过两种以上的添加剂实现高深宽比填充，不允许产生空洞。普通添加剂很难获得满意效果,难点之一,：,特殊的填充机制,镀铜互连技术最大难点,从,TSV,数百微米的硅孔，到大马士革铜互连的数十纳米，需要采用不同的添加剂，难度非常大,难点之二,：,填充尺寸跨度大,镀铜互连技术最大难点,大马士革镀铜，要求每分钟镀一片，,TSV,要求,20,分钟以内，业内有采用甲基磺酸铜的倾向,难点之三,：,较高的沉积速率,TSV,硅孔的孔内面积（平方微米）,填孔所需镀铜时间（分钟）,数据来源：罗门哈斯,镀铜互连技术最大难点,杂质含量多要求在,ppb,量级水平，微尘数量必须在很少的范围,难点之四,：,纯度要求高,镀铜互连技术最大难点,我们取得的核心成果,Inclined Vias,Vertical Vias,不同硅孔填充效果,我们发现的填充机制,我们与上海新阳半导体材料股份公司合作，经过近两年的努力，发现了新的填充机制，据此已成功开发出国内第一代超级镀铜溶液，效果良好。目前，正在进行工业化产品开发,加速区,抑制区,极化电位,电流,我们发现的镀铜超填充机制,加速剂尽量在低极化区发挥作用；,抑制剂尽可能在高极化区发挥作用,chip,RCC,core substrate,adhesive,chip,RCC,core substrate,adhesive,基于芯片,/,器件内置的基板镀铜技术,电镀,/,印刷,Au/Ni,电镀,/,印刷,凸点材质,焊锡球,金,金,电镀,金,金镀层,熔融键合,基板侧,表面材质,焊锡层,焊锡层,制备方法,制备方法,电镀,/,印刷,电镀,/,印刷,电镀,电镀,接触键合,各项异性导电胶,Au/Ni,电镀,高密度键合互连技术,含,Cr,中低温新型无铅焊料,Sn-9Zn-0.,05,Cr,Sn-9Zn-0.,3,Cr,Sn-9Zn-0.1Cr,Sn-9Zn,Sn-9Zn-XCr,0,0.05,0.1,0.3,加 热 前,加 热 后,25025 h,使金相组织显著细化,抗氧化性提高近三倍,延展性提高,30%,以上,润湿性得到相应改善,有效抑制,IMC,层生长,随着绿色电子技术的发展，微互连关键材料,无铅焊料的应用越来越广泛。但目前应用的无铅焊料存在着熔点高、成本高、焊接界面,IMC,层生长过快或抗氧化性较差，抗冲击性不好等问题。为此，本研究室展开了大量的基础研究工作，成功开发了一系列含微量,Cr,新型中低温无铅焊料。该成果申请国家发明专利,6,项（已授权,4,项）。,微量,Cr,的作用,焊料的抗氧化性,IMC,层的抑制效果,焊料的力学性能,Sn-3Ag-3Bi,Sn-3Ag-3Bi-,0.1Cr,Sn-,9Zn,-3Bi-,xCr,Sn-3Ag-3Bi-,0.3Cr,Sn-3Ag-3Bi,上海市浦江人才计划（,No.05PJ4065,）,Journal of Electronic Materials,35:1734(2006),Cr,对,Sn-Ag-Bi,焊料,IMC,层的抑制效果,三维封装对键合技术的新要求,键合尺寸进一步降低，凸点等精度要求提高；,降低键合温度，减少应力影响,尽量避免使用助焊剂,前后道工艺有良好兼容性；,简化工艺，降低成本；,凸点的无铅化；,DIE,Chip,Chip,印刷线路板（,PCB,）,高密度微凸点的电沉积制备技术,随着封装密度的提高和三维封装技术的发展，微凸点尺寸与间距变得越来越小。当凸点尺寸缩小到,40,微米以后，目前工业上采用的置球法和丝网印刷法将难于保证精度，成本也将大幅上升。光刻,-,电沉积方法是高密度凸点形成的有效方法。本研究所已成功开发了无铅微凸点的整套技术，为今后工业化生产奠定了基础。,电沉积后的微凸点,回流后的微凸点,电沉积微凸点的制作过程,电沉积法制备高密度凸点的优势,各种各样的电镀凸点,电沉积后的,Sn,凸点,回流后的微凸点,我们研究室制作的各种凸点,Cu/Ni/In,凸点,电镀凸点应注意的事项,需要等离子刻蚀,镀液要保证良好的浸润性,超声处理有助于凸点形成,低温键合互连技术进展,接插式键合互连方法,数据来源：日立,Au-In,低温互连,低温键合技术进展,在低温下生成高熔点的金属间化合物,基于纳米阵列材料的低温固态互连技术,SEM images of the Ni nanocone arrays.(a)Low magnification,(b)high magnification.,Demonstration of the bonding process.,Shear strength of the bumps.,SEM image of the interface.(a,b)edge of the bump,(c,d)center of the bump.,电子封装中的微互连大都采用焊料的熔融焊接方法，由于存在助焊剂污染，熔融焊料流溢等问题，很难适应今后的三维高密度封装。为此，我们提出了基于纳米阵列材料的低温固态焊接方法，根据目前的初步研究，证明该方法是非常可行的，在今后,3D,高密度电子封装技术中有望得到推广应用。,表面纳米阵列材料是指表面纳米管、纳米球、纳米线、纳米孔等纳米结构有序排列的阵列材料。表面纳米阵列材料可采用光刻，铝氧化模板，气相沉积和自组装等方法制备，但设备和工艺复杂，难于实现大面积可控制备。本技术通过特殊的,电化学定向电结晶方法,成功开发了镍基、钴基以及铜基表面纳米针锥阵列材料（,NCA,）的可控制备技术，为在各领域的应用创造了条件。,表面纳米阵列材料的可控制备技术,不需要任何模板,工艺简单、制造成本低,材料大小、形状不受限制,可在各种基材上实现,易于大面积可控制备,工艺特点,结构特点,特殊的阵列结构,庞大的真实表面积,较高的表面活性,复合界面高结合强度,卓越的散热效果,各种化学催化剂的载体,良好的场发射效应,特殊传感器或纳米器件,功能特点,国家自然基金纳米科技基础研究重大专项（,No.90406013,）,Nanotechnology,19:035201(2008),锥晶高,200nm,300nm,4,00nm,600nm ,850nm,11,00nm,电化学制备表面纳米阵列结构材料,率先提出定向电结晶制备纳米阵列结构的新方法。它是基于电化学沉积法，通过添加特殊的结晶调整剂，控制电沉积过程等手段，使结晶,有序,成长，从而在材料表面形成,微,针锥、,微,纳米球等阵列结构。,表面纳米阵列材料的可控制备技术,剪切强度,（,MPa,）,3.84,普通,Pd PPF,5.81,纳米针阵列,10.67,纳米针阵列,8.08,纳米针阵列,微观形貌,高可靠性,Pd PPF,无铅引线框架封装技术,由于,Pd PPF,无铅引线框架封装技术表面为贵金属，化学反应活性差，对于在高温下可靠性要求高的,IC,（如汽车发动机周边用,IC,等）存在引线框架与树脂结合强度低等问题。通过本技术在集成电路引线框架表面引进纳米针阵列结构、使引线框架与封装树脂的结合强度提高两倍以上，大大提高了封装器件的可靠性。,NCA Pd PPF,Normal Pd PPF,引线框架,塑封树脂,EMC side,PPF side,上海市纳米专项基金（,No.0452nm030,）,Journal of Electronic Materials,36:1594(2007),600,700,800,500,电阻率,XRD,结果,高密度铜互连材料与可靠性基础研究,防止铜与硅的相互扩散是铜互连可靠性的关键技术。作为基础研究，本研究室系统地研究了耐高温但金属,W,、,Mo,、,Ta,以,Mo-N,，,Ta-W-N,等二元、三元阻挡层的作用与效果，获得许多有价值的基础数据。,随着集成电路的高密度、多功能化，对铜互连材料与工艺的要求也越来越高，很多性能都将会对可靠性产生影响。如抗氧化性，电迁移特性，热稳定性、界面反应等。在我们的研究中，发现了不同的晶格取向将对铜氧化性能产生较大的影响，晶格取向不同、氧化速度各异，氧化膜的性能也将发生变化。,高密度铜互连材料与可靠性基础研究,不同温度下铜的氧化膜厚度,铜不同晶格取向的衍射图,氧化膜剪切强度与温度的关系,