第09章-事件管理器之一-通用定时器.ppt

,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第,09,讲：,F2812,事件管理器（,EVA/B,）,事件管理器概述,通用定时器,比较单元与,PWM,输出,捕获单元,正交编码脉冲单元（,QEP),事件管理器的中断问题,本章内容,每个事件管理器皆由,4,个部分组成,通用定时器,比较单元与,PWM,电路,捕获单元,正交编码脉冲（,QEP),电路,1.,事件管理器概述,事件管理器模块,事件管理器,A,事件管理器,B,模块,信号,模块,信号,通用定时器,通用定时器,1,通用定时器,2,T1PWM/T1CMP T2PWM/T2CMP,通用定时器,3,通用定时器,4,T3PWM/T3CMPT4PWM/T4CMP,比较单元,比较器,1,比较器,2,比较器,3,PWM1/2 PWM3/4 PWM5/6,比较器,4,比较器,5,比较器,6,PWM7/8,PWM9/10,PWM11/12,捕获单元,捕获器,1,捕获器,2,捕获器,3,CAP1,CAP 2,CAP3,捕获器,4,捕获器,5,捕获器,6,CAP4,CAP5,CAP6,正交编码脉冲电路,QEP,QEP,QEP1,QEP2,QEPI1,QEP,QEP4,QEP5,QEPI2,EVA,和,EVB,模块信号引脚,1.,事件管理器概述,事件管理器模块,事件管理器,A,事件管理器,B,模块,信号,模块,信号,外部定时器输入,定时器方向,外部时钟,TDIRA,TCLKINA,定时器方向,外部时钟,TDIRB,TCLKINB,外部比较器输出,-,触发输入,比较器,C1TRIP,C2TRIP,C3TRIP,C4TRIP,C5TRIP,C6TRIP,外部定时器,-,比较触发输入,T1CTRIP*,T2CTRIP,T3CTRIP*,T4CTRIP,功率模块保护中断输入,PDPINTA*,PDPINTB*,外部,ADC SOC,触发输入,EVASOC,EVBSOC,EVA,和,EVB,模块信号引脚,1.,事件管理器概述,事件管理器功能框图,(EVA),PWM Circuits,PWM Circuits,PWM Circuits,Output Logic,Output Logic,Output Logic,GP Timer 1 Compare,GP Timer 1,GP Timer 2 Compare,GP Timer 2,Compare Unit 1,Compare Unit 2,Compare Unit 3,Capture Units,MUX,Output Logic,Output Logic,EV Control Registers/Logic,Reset,PIE,TCLKINA/TDIRA,/,2,ADC Start,Data Bus,QEP,Circuit,CLK,DIR,T1PWM_T1CMP,T2PWM_T2CMP,PWM1,PWM2,PWM3,PWM4,PWM5,PWM6,CAP1/QEP1,CAP2/QEP2,CAP3/QEPI1,1.,事件管理器概述,2,、通用定时器,F2812,内有两个事件管理器（,EVA,、,EVB,），每个,EV,包括两个通用定时器。,EVA,：,GP1,、,GP2,；,EVB,：,GP3,、,GP4,；,GP,定时器模块包含：,一个,16,位可读,/,写及增,/,减的定时器计数器,TxCNT,（,x=1,，,2,，,3,，,4,）。,一个,16,位可读,/,写定时器比较寄存器（双缓冲）,TxCMPR,；,一个,16,位可读,/,写定时器周期寄存器（双缓冲）,TxPR,；,一个,16,位可读,/,写定时器控制寄存器,TxCON,；,一个通用定时器比较输出引脚,TxCMP,；,用于内部和外部时钟输入的可编程定标器；,控制和中断逻辑，用于,4,个可屏蔽中断,（上溢、下溢、比较和周期中断）；,输出逻辑。,见下图,2,、通用定时器,通用定时器,GP,的功能框图,16-Bit Timer,Counter,TxCMPR.15-0,GPTCONA,TxCNT.15-0,Compare,Logic,Clock,Prescaler,Output,Logic,TPS 2-0,TxCON.10-8,Period,Register,Shadowed,Compare,Register,Shadowed,TxPR.15-0,External,（,1/4,）,Internal,(HSPCLK),TCLKS 1-0,TxCON.5-4,TxPWM_TxCMP,Note:x=1 or 2,QEP,M,U,X,2,、通用定时器,和通用定时器,1,（,T1,）相关的寄存器：,1.T1,周期寄存器,T1PR (16,位,),2.T1,比较寄存器,T1CMPR (16,位,),3.T1,计数寄存器,T1CNT (16,位,),4.T1,控制寄存器,T1CON (16,位,),5.,全局定时器控制寄存器,A GPTCONA(16,位,),2,、通用定时器,T1,的输入信号,1.,来自于,CPU,的内部时钟,2.,外部时钟输入,TCLKINA,，最大频率为器件自身时钟的,1/4,，也就是,1/4*150M,3.TDIRA/B,，用于定时器的增,/,减计数模式（或增或减）,4.,复位信号,RESET,T1,的输出信号,1.,定时器的比较输出,T1PWM_T1CMP,2.,送给,ADC,模块的,AD,转换启动信号,3.,下溢、上溢、比较匹配和周期匹配信号,4.,计数方向指示,2,、通用定时器,通用定时器的三个时钟源：,1 HSPCLK,2,来自,QEP,单元,3,外部管脚（,TCLKINA,或,TCLKINB,）,设置方法：,TxCON,（比特,15,比特,0,）的比特,4,和比特,5,两位,Bit 5 4,0 0 HSPCLK,0 1,外部,TCLKIN,管脚,1 0,保留,1 1 QEP,2,、通用定时器,计数寄存器,T1CNT,为,T1,的计数器寄存器，其内容是随着时钟脉冲不断增加或者减少的，每,1,个,HSPCLK,的脉冲，,T1CNT,的值增加,1,或者减少,1,。,周期寄存器,T1PR,是定时器,T1,的周期寄存器，用于存放为,T1,设置的周期值。,比较寄存器,T1CMPR,是定时器,T1,的比较寄存器，用于存放为,T1,设置的比较值。,2,、通用定时器,比较寄存器和周期寄存器的功能,T1PR,和,T1CMPR,在一般情况下是在初始化的时候进行赋值，然后就成为了一个参考标准，,CPU,会实时的将,T1CNT,的值和这两个标准进行比较,:,当,T1CNT,的值和,T1PR,相等时，,T1CNT,就会复位成,0,重新开始计数或者逐渐减少直至,0,，完成,1,个周期的计数，然后再从,0,开始计数至,T1PR,里面的数值，这样循环下去。,当,T1CNT,的值和,T1CMPR,的值相等时，就会产生一些比较事件，例如,PWM,波形就是依靠这个原理来实现的。,2,、通用定时器,阴影寄存器的作用,在程序执行的过程当中（定时器正在计数的过程中），可以改变,T1CMPR,或者,T1PR,的值吗？,答案是肯定的，可以在一个周期的任何时刻向,T1CMPR,或者,T1PR,写入新的数值，其功劳就要归功于阴影寄存器。如上图所示，假设我们要向,T1CMPR,写入新的数值,0 xXXXXh,，首先将这个数值写入,T1CMPR,的阴影寄存器，当,T1CON,中第,3,位,TCLD1,和第,2,位,TCLD0,所指定的特定事件发生时，阴影寄存器的数据就会被写入,T1CMPR,的工作寄存器。,2,、通用定时器,定时器,1,比较寄存器,T1CMPR,的装载条件如下面的表格所示。如果,TCLD1,和,TCLD0,设置为,1 0,的话，新的数据就会立即被写入,T1CMPR,，从而改变,T1CMPR,的值。,定时器比较寄存器之装载条件,TCLD1 TCLD0,（,T1CON,中第,3,位,TCLD1,和第,2,位,TCLD0,）,0 0,当计数器,T1CNT,值为,0,0 1,当计数器,T1CNT,值为,0,或者等于周期寄存器,1 0,立即载入,1 1,保留,2,、通用定时器,2.1,通用定时器计数操作和计数模式,T1,计数模式选择,TMODE1 TMODE0(T1CON.12 T1CON.11),0 0,停止,/,保持,0 1,连续增,/,减模式,（先增后减）,1 0,连续增模式,（单增再清）,1 1,定向增,/,减计数模式（,directional,up/down count mode,）,（或增或减）,A.,停止,/,保持模式,停止,/,保持模式，就是定时器计数器,T1CNT,停止计数，保持现有的数值。,B.,连续增模式（,递增,再清）,如下图所示，,T1PR=2,，,T1CNT,从,0,开始计数至,2,，等于周期寄存器值的值时，直接降为,0,，然后再从,0,开始计数至,2,，周而复始。,实际的计数周期为,T1PR+1,。,T1PR=2,固定不变,B.,TxPR,的改变对,递增,再清,计数模式的影响,TxCON6,用于使能或禁止通用定时器；,TxCON.32,只控制,TxCMPR,的装载条件；,而,TxPR,仅在一个周期完成后装载（计数器溢出时）,C.,定向的增或者减计数模式（或增或减）,定向的增或者减计数模式，这时候,T1CNT,进行增计数或者是减计数，取决于引脚,TDIRA,的电平：如果,TDIRA,为,高电平,，则,T1CNT,进行增计数；如果,TDIRA,为,低电平,，则,T1CNT,进行减计数。,如果在计数过程中,TDIRA,电平发生了变化，那么必须,在完成当前计数周期后的下一个,CPU,时钟周期,时，计数方向才发生改变。,D.,连续增,/,减模式（先增后减）,如下图：,T1PR=2,，,T1CNT,从,0,开始计数至,2,，然后再从,2,逐渐减少至,0,，周而复始。,实际的计数周期为,2*T1PR,。,注：,T1PR=2,固定不变,TxPR,仅在一个周期完成后装载（计数器溢出时）,D.,TxPR,的改变对先增后减计数的影响,注：改变,T1PR,的情形,TxCON6,用于使能或禁止通用定时器,PWM,简介,脉宽调制，简称,PWM(Pulse,Width Modulation),是利用微处理器的数字输出来对模拟电路进行控制的一种非常有效的技术，广泛应用在从测量、通信到功率控制与变换的许多领域中，简单的描述就是一些如下图所示的矩形脉冲波形，,PWM,波形最重要的三个参数是,周期、频率和占空比,。,PWM周期：T=t1+t2,PWM频率：F=1/T,PWM占空比：D=t1/(t1+t2)=t1/T,2.2,定时器的比较操作,EV,的比较机制能够产生多路,PWM,功能。,EVA,的两个通用定时器能够产生,2,路独立的,PWM,波形,T1PWM,和,T2PWM,，,三个比较单元每一个都能产生一对互补的,PWM,波形（比较单元,1,产生,PWM1,和,PWM2,，比较单元,2,产生,PWM3,和,PWM4,，比较单元,3,产生,PWM5,和,PWM6,）,这样，,EVA,一共能产生,8,路,PWM,波形。,EVB,和,EVA,一样，同样能够产生,8,路,PWM,波形。,通用定时器,GP,的功能框图,（侧重于比较器）,如何使能定时器的比较操作？,和比较操作有关的寄存器：比较寄存器,TxCMPR,、计数器寄存器,TxCNT,PWM,波形通过引脚,TxPWM,输出,TxCON.1(TECMPR),置,1,使能、清,0,禁止比较操作。,如果比较操作,使能，出现比较匹配后有下列操作：,匹配,1,个时钟周期后，比较中断标志位置位,匹配,1,个,Device Clock,后，,PWM,的输出产生跳变,若,GPTCONA/B,启动,A/D,转换器，则比较中断位置位的同时产生,A/D,转换启动信号,未被屏蔽时，将产生一个外设中断请求,首先介绍通用定时器产生的,PWM,波形。,T1,和,T2,分别能够产生,1,路独立的,PWM,，以,T1,为例：,当,T1,计数寄存器,T1CNT,的值和,T1CMPR,的值相等时，就会发生比较匹配事件，这时如果,PWM,的功能使能，则,T1PWM,引脚便可以输出,PWM,波形。,T1,能够产生两种类型的,PWM,：,一种是不对称的,PWM,波形，,另一种是对称的,PWM,波形，,产生哪种类型的,PWM,波形,取决于,T1CNT,的计数方式,。,（,1,）当,T1CNT,的计数方式为,连续增,计数时，,T1PWM,引脚输出,不对称的,PWM,波形,。,当定时器,T1,的控制寄存器,T1CON,的,TMODE1,和,TMODE0,为,10,时，定时器,T1,工作于连续增模式。,当,T1CNT,的值计数到和,T1CMPR,的值相等时，发生比较匹配事件。如果,T1CON,的第,1,位定时器,比较使能为,TECMPR,为,1,，即定时器比较操作被使能，且,GPTCONA,的第,6,位,比较输出使能位,TCMPOE,为,1,，同时,GPTCONA,下的,T1PIN,引脚输出极性为高电平或者低电平的话，,T1PWM,就会输出不对称的,PWM,波形。,（,1,）当,T1CNT,的计数方式为连续增计数时，,T1PWM,引脚输出不对称的,PWM,波形。,改变TxCMP对,PWM,波形的影响,(,递增计数模式,),This example:,TxCON.3-2=00(,TxCNT,=,TxPR,时,TxCMPR,重载,),TxPR=3,（保持不变）,TxCMPR=1(initially),Prescale=1,0,3,0,1,2,3,1,CPUCLK,TxCNT Reg.,3,0,CPU writes a 2 to,compare reg.buffer,anytime here,TxCMPR,=2,TxPWM/TxCMP,(active high),(Used for Asymmetric PWM Waveforms),递增计数,计数器计数周期,=TxPR+1,TxCMPR,=1,TxCMPR,=1,匹配点,匹配点,匹配点,匹配点,（,2,）当,T1CNT,的计数方式为连续增,/,减计数时，,T1PWM,引脚输出对称的,PWM,波形。,当定时器,T1,的控制寄存器,T1CON,的,TMODE1,和,TMODE0,为,01,时，定时器,T1,工作于连续增,/,减计数模式。当,T1CNT,的值计数到和,T1CMPR,的值相等时，发生比较匹配事件。如果,T1CON,的第,1,位定时器比较使能为,TECMPR,为,1,，即定时器比较操作被使能，且,GPTCONA,的第,6,位比较输出使能位,TCMPOE,为,1,，同时,GPTCONA,下的,T1PIN,引脚输出极性为高电平或者低电平的话，,T1PWM,就会输出对称的,PWM,波形。,2,）当,T1CNT,的计数方式为连续增,/,减计数时，,T1PWM,引脚输出对称的,PWM,波形。,CPUCLK,0,1,2,3,TxCNT Reg.,2,1,0,1,2,0,3,2,1,TxPWM/TxCMP,(active high),This example:,TxCON.3-2=01(when,TxCNT,=00 or,PR.reg,),TxPR=3(,保持不变）,TxCMPR=1(initially),Prescale=1,(Used for Symmetric PWM Waveforms),先增后减,计数周期为,2*TxPR,TxCMPR,1,TxCMPR,2,TxCMPR,1,00,PR.reg,00,PR.reg,改变,TxCMP,对输出波形的影响（先增后减）,匹配点,匹配点,匹配点,匹配点,有效,/,无效的时间计算,连续递增计数模式,(,单增）,无效：从,计数周期开始,到第一次匹配,有效：,(,TxPR,)+1,-(,TxCMPR,),个已,定标的输入时钟,若,CMPR,为,0,，整个有效，若大于,PR,，整个无效,连续增,/,减计数模式（先增后减）,有效：,(,TxPR)-(TxCMPR)up,+(,TxPR)-(TxCMPR)dn,若,(,TxCMPR)up,为,0,，周期开始即有效；大于,PR,时，不会产生第一次跳变；,输出逻辑,GPTCONA/B,可设定,PWM,输出为：,高电平有效、低电平有效、强制低、强制高,出现下列情况之一时，,PWM,输出被置成高阻状态：,软件将,GPTCONA/B6,清零,PDPINTx,引脚被拉低而且没有屏蔽,任何一个复位信号发生,软件将,TxCON1,清零,可通过下列操作产生,PWM,波形：,根据所需,PWM,（载波）周期设置,TxPR,；,设置,TxCON,以确定计数器模式和时钟源，并启动,PWM,输出操作；,根据计算出来的,PWM,脉冲宽度（占空比）载入,TxCMPR,寄存器中。,当通用定时器复位时，会产生以下结果：,除,GPTCONA/B,中的计数方向标识位被置为,1,外，其他相关位都复位为,0,。因,此，所有通用定时器的操作都被禁止。,所有定时器中断标识位都复位为,0,。,除了,PDPINTx,*,，所有定时器中断屏蔽位都复位为,0,。即除了,PDPINTx,*,，所有,定时器中断都被屏蔽。,定时器所有比较输出都被置为高阻状态。,RegisterAddressDescription,GPTCONA0 x007400GP,控制寄存器,A,T1CNT0 x007401,定时器,1,计数寄存器,T1CMPR0 x007402,定时器,1,比较寄存器,T1PR0 x007403,定时器,1,周期寄存器,T1CON0 x007404,定时器,1,控制寄存器,T2CNT0 x007405,定时器,2,计数寄存器,T2CMPR0 x007406,定时器,2,比较寄存器,T2PR0 x007407,定时器,2,比较寄存器,T2CON0 x007408,定时器,2,控制寄存器,GPTCONB0 x007500GP,控制寄存器,B,T3CNT0 x007501,定时器,3,计数寄存器,T3CMPR0 x007502,定时器,3,比较寄存器,T3PR0 x007503,定时器,3,周期寄存器,T3CON0 x007504,寄存器,3,控制寄存器,T4CNT0 x007505,定时器,4,计数寄存器,T4CMPR0 x007506,定时器,4,比较寄存器,T4PR0 x007507,定时器,4,周期寄存器,T4CON0 x007508,定时器,4,控制寄存器,EVA,EVB,EXTCONA 0 x007409/EXTCONB 0 x007509;,外部控制寄存器,2.3,通用定时器的寄存器,例题,1,通用定时器工作在连续增减计数模式，使用内部的,HSPCLK,时钟源，预定标系数设置为,1,（包括,HSPCLK,和,TCLK),，,TxCNT,寄存器的变化以及比较寄存器的装载值如下图所示，画出,TxPWM,引脚输出的波形。,例题,2,采用通用定时器,1,产生,1KHz,的非对称,PWM,波形用于模拟正弦信号，正弦信号的每个周期取,250,个点，系统时钟（,SYSCLKOUT,）的频率为,150MHz,，,HISPCP,等于,1,求,（,1,）正弦信号的频率；,（,2,）若定时器时钟的预定标系数为,1,，配置周期寄存器,T1PR,的值；,（,3,）当占空比为,0.4,时，比较寄存器,T1CMPR,的值为多少？列出计算公式，并简要说明计算方法。,（,4,）假设正弦信号的值在,-11,之间，,-1,对应,PWM,脉冲的宽度为,0,；,0,对应,PWM,脉冲的宽度为半个周期；,1,对应,PWM,脉冲的宽度为整个周期。写出比较寄存器,T1CMPR,的计算方法并给出简要说明,解：,（,2,）通用定时器,1,的时钟源采用,HISPCLK,，所以,则周期寄存器,（,3,）,所以,得到,（,1,）,（,4,）正弦信号的值在,-11,之间，,-1,对应,PWM,脉冲的宽度为,0,；,0,对应,PWM,脉冲的宽度为半个周期；,1,对应,PWM,脉冲的宽度为整个周期。,D,（占空比）,Value,0,-1,0.5,0,1,+1,则得到,设,为正弦信号的查表值（,index,取,0-249,），则比较寄存器,Backup slides,TxCMP/TxPWM,(active high),比较中断,周期中断,下溢中断,PWM,周期,#2,定时器计数值,PWM,周期,#1,Comp1,Comp2,新周期自动加载,TxCMP/TxPWM,(active low),T,2T,T,T,TxCON.3-2=00,PR=Comp1,PR,reg,=,Comp1,PR,reg,=,Comp2,GP,产生的中断和,PWM,比较输出之间的关系,