第4章集成电路制造工艺.ppt

,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第四章 集成电路制造工艺,制造业,芯片制造过程,由氧化、淀积、离子注入或蒸发形成新的薄膜或膜层,曝 光,刻 蚀,硅片,测试和封装,用掩膜版,重复,20-30,次,集成电路芯片的显微照片,集成电路工艺,前工序,图形转换技术：主要包括光刻,(lithography),、刻蚀,(etch),等技术,薄膜制备技术：主要包括外延,(,expitaxy,),、氧化,(,oxidition,),、化学气相淀积,(PECVD,Plasma Enhanced Chemical Vapor Deposition),、物理气相淀积,(PVD,Physics vapor Deposition),(,如溅射,(sputtering,),、蒸发,(evaporation,),等,掺杂技术：主要包括扩散,(Diffusion),和离子注入,(Ion Implantation),等技术,集成电路工艺,后工序,划片,封装,测试,老化,筛选,集成电路工艺,辅助工序,超净厂房技术,超纯水、高纯气体制备技术,光刻掩膜版,(Mask),制备技术,材料准备技术,PMOS,型,双极型,MOS,型,CMOS,型,NMOS,型,BiMOS,饱和型,非饱和型,TTL,I,2,L,ECL/CML,半导体制造工艺分类,一、双极型集成电路工艺流程,在集成电路中，通常将硅片上用于制作各种元器件的区域叫作有源区,（,active region,），其它器件的区域叫作场区（,field,）。,一次氧化,衬底制备,隐埋层,扩散,外延淀积,热,氧化,隔离光刻,隔离扩散,再,氧化,基区,扩散,再,分布及氧化,发射区光刻,背面掺金,发射区扩散,反刻铝,接触孔光刻,铝淀积,隐埋层光刻,基区光刻,再,分布及氧化,铝合金,淀积钝化层,中测,压焊块光刻,典型,的,PN,结隔离的掺金,TTL,电路工艺流程,（,1,）,衬底选择,对于典型的,PN,结隔离,(Isolation),双极集成电路，衬底一般选用,P,型硅。芯片剖面如图。,（,2,）第一次光刻,-N+,隐埋,(buried),层扩散孔光刻,一般来讲，由于双极型集成电路中各元器件均从上表面实现互连，所以为了减少寄生的集电极串联电阻效应，在制作元器件的外延层和衬底之间需要作,N+,隐埋层。,（,3,）外延层,(,Epitaxial,layer),淀积,外延层淀积时应该考虑的设计参数主要有：外延层电阻率和外延层厚度。外延层淀积后的芯片剖面如图。,（,4,）第二次光刻,P,+,隔离扩散孔光刻,隔离扩散,的目的是在硅衬底上形成许多孤立的,外延层岛,，以实现各元件间的,电隔离,。,目前最常用的隔离方法是,反偏,PN,结隔离,。一般,P,型衬底接最负电位，以使隔离结处于反偏，达到,各岛间电隔离,的目的。,（,5,）第三次光刻,P,型基区扩散孔光刻,基区扩散孔的掩模版图形及基区扩散后的芯片剖面图如图所示。,（,6,）第四次光刻,N,+,发射区扩散孔光刻,此次光刻还包括,集电极,、,N,型电阻的接触孔,和,外延层的反偏孔。,（,7,）,第五次光刻,引线接触孔光刻,此次光刻的掩模版图形如图所示。,（,8,）第六次光刻,金属化内连线光刻,反刻铝形成金属化内连线后的芯片复合图及剖面图如图。,二、,MOS,集成电路工艺流程,CMOS,工艺技术,是当代,VLSI,工艺的,主流工艺技术,，它是在,PMOS,与,NMOS,工艺基础上发展起来的。其,特点,是,将,NMOS,器件与,PMOS,器件同时制作在同一硅衬底上。,CMOS,工艺技术,一般可分为,三类,，即,P,阱,CMOS,工艺,N,阱,CMOS,工艺,双阱,CMOS,工艺,Si,nMOSFET,器件加工工艺,p-Si,栅氧,SiO,2,LPCVD,生长多晶硅,n,n,离子注入形成源漏,PECVD SiO,2,ICP,刻蚀,金属淀积,Al,，,ICP,刻蚀形成电极,PECVD Si,3,N,4,双阱,CMOS,工艺主要步骤,双阱,CMOS,工艺主要步骤,如下：,（,1,）衬底准备：衬底氧化，生长,Si,3,N,4,。,（,2,）,光刻,P,阱，形成阱版，在,P,阱区腐蚀,Si,3,N,4,，,P,阱注入。,（,3,）去光,刻胶，,P,阱扩散并生长,SiO,2,。,（,4,）,腐蚀,Si,3,N,4,，,N,阱注入并扩散。,（,5,）有源区衬底氧化，生长,Si,3,N,4,，,有源区光刻,和腐蚀，形成有源区版。,（,6,）,N,管场注入光刻，,N,管场注入。,双阱,CMOS,工艺主要步骤,（,7,）场区氧化，有源区,Si,3,N,4,和,SiO,2,腐蚀，栅,氧化，沟道掺杂（阈值电压调节注入）。,（,8,）多晶硅淀积、掺杂、光刻和腐蚀，形成,多晶硅版。,（,9,）,NMOS,管光刻和注入硼，形成,N,+,版。,（,10,）,PMOS,管光刻和注入磷，形成,P,+,版。,（,11,）硅片表面生长,SiO,2,薄膜。,（,12,）接触孔光刻，接触孔腐蚀。,（,13,）淀积铝，反刻铝，形成铝连线。,三、光刻与刻蚀工艺,光刻三要素：,光刻胶、掩膜版和光刻机,光刻胶又叫光致抗蚀剂，它是由光敏化合物、基体树脂和有机溶剂等混合而成的胶状液体,光刻胶受到特定波长光线的作用后，导致其化学结构发生变化，使光刻胶在某种特定溶液中的溶解特性改变,正胶：,分辨率高，在超大规模集成电路工艺中，一般只采用正胶,负胶：,分辨率差，适于加工线宽,3,m,的线条,正胶：曝光后可溶,负胶：曝光后不可溶,几种常见的光刻方法,接触式光刻：,分辨率较高，但是容易造成掩膜版和光刻胶膜的损伤。,接近式曝光：,在硅片和掩膜版之间有一个很小的间隙,(10,25,m),，,可以大大减小掩膜版的损伤，分辨率较低,投影式曝光：,利用透镜或反射镜将掩膜版上的图形投影到衬底上的曝光方法，目前用的最多的曝光方式,三种光刻方式,掩膜版,光学系统,光源,硅片,接触式,接近式,投影式,超细线条光刻技术,甚远紫外线,(,EUV,),实用化的,电子束光刻,分辨率高，效率低,X,射线,X,射线同步辐射装置大且昂贵,离子束光刻,需真空进行,图形转换：刻蚀技术,湿法刻蚀：,利用液态化学试剂或溶液通过化学反应进行刻蚀的方法,干法刻蚀：,主要指利用低压放电产生的等离子体中的离子或游离基,(,处于激发态的分子、原子及各种原子基团等,),与材料发生化学反应或通过轰击等物理作用而达到刻蚀的目的,图形转换：刻蚀技术,湿法腐蚀：,湿法化学刻蚀在半导体工艺中有着广泛应用：磨片、抛光、清洗、腐蚀,优点是选择性好、重复性好、生产效率高、设备简单、成本低,缺点是钻蚀严重、对图形的控制性较差,干法刻蚀,溅射与离子束铣蚀,：,通过高能惰性气体离子的物理轰击作用刻蚀，各向异性性好，但选择性较差,等离子刻蚀,(Plasma Etching),：,利用放电产生的游离基与材料发生化学反应,，,形成挥发物，实现刻蚀。选择性好、对衬底损伤较小，但各向异性较差,反应离子刻蚀,(Reactive Ion Etching,，,简称为,RIE),：,通过活性离子对衬底的物理轰击和化学反应双重作用刻蚀。具有溅射刻蚀和等离子刻蚀两者的优点，同时兼有各向异性和选择性好的优点。目前，,RIE,已成为,VLSI,工艺中应用最广泛的主流刻蚀技术,四、氧化,氧化：制备,SiO,2,层,SiO,2,的性质及其作用,SiO,2,是一种十分理想的电绝缘材料，它的化学性质非常稳定，室温下它只与氢氟酸发生化学反应,氧化硅层的主要作用,在,MOS,电路中作为,MOS,器件的绝缘栅介质，器件的组成部分,扩散时的掩蔽层，离子注入的,(,有时与光刻胶、,Si,3,N,4,层一起使用,),阻挡层,作为集成电路的隔离介质材料,作为电容器的绝缘介质材料,作为多层金属互连层之间的介质材料,作为对器件和电路进行钝化的钝化层材料,热氧化机理,半导体工艺中的,二氧化硅大多数是通过热生长氧化法得到的，,也就是让硅片在高温下，与氧化剂发生反应而生长一层,SiO2,膜的方法，其化学反应式如下：,Si,(,固态,)+O,2,(,气态,)SiO,2,(,固态,),化学反应非常简单，但氧化机理并非如此，,因为一旦在硅表面有二氧化硅生成，它将阻挡,O,2,原子与,Si,原子直接接触，所以其后的继续氧化是,O,2,原子通过扩散穿过已生成的二氧化硅层，向,Si,一侧运动到达界面进行反应而增厚的。,通过一定的理论分析可知，在初始阶段，氧化层厚度,(X),与时间,(t),是线性关系，而后变成抛物线关系。,SiO,2,的制备方法,热氧化法,干氧氧化,水蒸汽氧化,湿氧氧化,干氧湿氧干氧,(,简称干湿干,),氧化法,氢氧合成氧化,化学气相淀积法,热分解淀积法,溅射法,三种氧化,速度 均匀重复性 结构 掩蔽性 水温,干氧,：慢 好 致密 好,湿氧,：快 较好 中 基本满足,95,水汽,：最快 差 疏松 较差,102,实际采用：干氧湿氧干氧,进行干氧和湿氧氧化的氧化炉示意图,掺杂：,将需要的杂质掺入特定的半导体区域中，以达到改变半导体电学性质，形成,PN,结、电阻、欧姆接触,磷,(P),、砷,(As),N,型硅,硼,(B),P,型硅,掺杂工艺：,扩散、离子注入,五、扩散与离子注入,扩散,是在较高的温度下，杂质原子能够克服阻力进入半导体，并在其中缓慢运动。扩散总是使杂质从浓度高的地方向浓度低的地方运动。,替位式扩散：,杂质离子占据硅原子的位置：,、,族元素,一般要在很高的温度,(950,1280),下进行,磷、硼、砷等在二氧化硅层中的扩散系数均远小于在硅中的扩散系数，可以利用氧化层作为杂质扩散的掩蔽层,间隙式扩散：,杂质离子位于晶格间隙：,Na,、,K,、,Fe,、,Cu,、,Au,等元素,扩散系数要比替位式扩散大,6,7,个数量级,扩散,掺杂区和结的扩散形成,在集成电路工艺中，,大多数杂质扩散都是在所选择的区域内进行的，,为了实现选择扩散，不需要扩散的区域表面,必须有一层阻挡掩蔽层,，一般利用,氧化层作为阻挡掩蔽层,。,对于杂质扩散，,除了沿垂直硅表面方向扩散、即纵向扩散之外，在掩蔽窗口的边缘处还会向侧面扩散，,这样，,实际的扩散区宽度将大于氧化层掩蔽窗口的尺寸,，这对制作小尺寸器件不利，,同时也会引起电场在扩散区的角处集中，导致,pn,结击穿电压降低,。,杂质横向扩散示意图,扩散工艺,扩散工艺通常包括两个步骤，,即在恒定表面浓度条件下的,预淀积,，和在杂质总量不变情况下的,再分布,。,预淀积只是将一定数量的杂质引入硅晶片表面，而结深和杂质分布由再分布过程决定。,在扩散过程中，由于杂质和杂质源的差别，采用的扩散方法和扩散系统也存在一定的差别。,主要的扩散方法有：,固态源扩散,液态源扩散,气态源扩散,固态源扩散,利用液态源进行扩散的装置示意图,离子注入,离子注入：将具有很高能量的杂质离子射入半导体衬底中的掺杂技术，掺杂深度由注入杂质离子的能量和质量决定，掺杂浓度由注入杂质离子的数目,(,剂量,),决定,掺杂的均匀性好,温度低：小于,600,可以精确控制杂质分布,可以注入各种各样的元素,横向扩展比扩散要小得多。,可以对化合物半导体进行掺杂,离子注入系统的原理示意图,1,、离子源,2,、引出电极和离子分析器,3,、加速管,4,、聚焦和扫描系统,5,、后台处理系统,低掺杂浓度,(n,p,),和浅结深,(,x,j,),Mask,掩蔽层,Silicon substrate,x,j,低能,低剂量,快速扫描,束扫描,掺杂离子,离子注入机,高掺杂浓度,(n,+,p,+,),和深结深,(,x,j,),Beam scan,高能,大剂量,慢速扫描,Mask,Mask,Silicon substrate,x,j,Ion implanter,控制杂质浓度和深度,退 火,（,anneal,）,退火：也叫热处理，集成电路工艺中所有的在氮气等不活泼气氛中进行的热处理过程都可以称为退火,激活杂质：使不在晶格位置上的离子运动到晶格位置，以便具有电活性，产生自由载流子，起到杂质的作用,消除损伤,退火方式：,炉退火,快速退火：脉冲激光法、扫描电子束、连续波激光、非相干宽带频光源,(,如卤光灯、电弧灯、石墨加热器、红外设备等,),修复硅晶格结构,并激活杂质硅键,b),退火后的硅晶格,a),注入过程中损伤的硅晶格,粒子束,六、化学汽相淀积,化学汽相淀积,(Chemical Vapor Deposition),：,通过气态物质的化学反应在衬底上淀积一层薄膜材料的过程,CVD,技术特点：,具有淀积温度低、薄膜成分和厚度易于控制、均匀性和重复性好、台阶覆盖优良、适用范围广、设备简单等一系列优点,CVD,方法几乎可以淀积集成电路工艺中所需要的各种薄膜，例如掺杂或不掺杂的,SiO,2,、,多晶硅、非晶硅、氮化硅、金属,(,钨、钼,),等,Silicon substrate,Oxide,宽,长,厚,与衬底相比,薄膜非常薄,薄膜生长,连续气流,淀积膜,硅衬底,边界层,反应物扩散,常压化学汽相淀积,(,APCVD Atmosphere Pressure CVD,),低压化学汽相淀积,(LPCVD Low Pressure CVD),等离子增强化学汽相淀积,(PECVD Plasma Enhanced CVD),化学汽相淀积方法,APCVD,反应器的结构示意图,LPCVD,反应器的结构示意图,平行板型,PECVD,反应器的结构示意图,化学汽相淀积,单晶硅的化学汽相淀积,(,外延,Expitaxy,),：,一般地，将在单晶衬底上生长单晶材料的工艺叫做外延，生长有外延层的晶体片叫做外延片。,二氧化硅的化学汽相淀积：,可以作为金属化时的介质层，而且还可以作为离子注入或扩散的掩蔽膜，甚至还可以将掺磷、硼或砷的氧化物用作扩散源,低温,CVD,氧化层：低于,500,中等温度淀积：,500,800,高温淀积：,900,左右,化学汽相淀积,多晶硅的化学汽相淀积：,利用多晶硅替代金属铝作为,MOS,器件的栅极是,MOS,集成电路技术的重大突破之一，它比利用金属铝作为栅极的,MOS,器件性能得到很大提高，而且采用多晶硅栅技术可以实现源漏区自对准离子注入，使,MOS,集成电路的集成度得到很大提高。,氮化硅的化学汽相淀积：,中等温度,(780,820),的,LPCVD,或低温,(300)PECVD,方法淀积,外延就是在单晶衬底上淀积一层薄的单晶层，新淀积的这层称为外延层,。,外延为器件设计者在优化器件性能方面提供了很大的灵活性，例如可以控制外延层厚度、掺杂浓度、轮廓，而这些因素是与硅片衬底无关的。,常用的外延技术包括：,气相外延,（,Vapor Phase,Expitaxy,VPE,）,、液相外延,（,Liquid Phase,Expitaxy,LPE,）,和分子束外延,（,Molecular Beam,Expitaxy,MBE,）,。,如果外延生长膜和衬底材料相同（例如硅衬底上生长硅），这样的膜生长称为同质外延。膜材料与衬底材料不一致的情况（例如硅衬底上生长氧化铝），称为异质外延。,外延反应可用的气体源包括,SiCl,4,/SiH,2,Cl,2,/SiHCl,3,淀积温度为：,1050,1250,外延,Si,Si,Cl,Cl,H,H,Si,Si,Si,Si,Si,Si,Si,Si,Si,Si,Si,Cl,H,Cl,H,化学反应,副产物,淀积的硅,外延层,多晶硅衬底,硅片上外延生长硅,七、接触与互联,在集成电路制造过程中，不仅要使各个器件之间在电学上相互隔离开，而且要根据电路的要求，通过接触孔和互联材料将各个独立的器件连接起来，实现集成电路的功能。,接触与互联的基本工艺步骤为：,（,1,）在需要互联的区域进行高浓度掺杂。,（,2,）淀积绝缘介质膜,（,3,）制作接触窗口,（,4,）用蒸发、溅射或,CVD,等方法形成互联材料膜,（,5,）用光刻和刻蚀技术定义出互联线的图形,（,6,）合金,Al,是目前集成电路工艺中最常用的金属互连材料,但,Al,连线也存在一些比较严重的问题,电迁移严重、电阻率偏高、浅结穿透等,Cu,连线工艺有望从根本上解决该问题,IBM,、,Motorola,等已经开发成功,目前，互连线已经占到芯片总面积的,70,80%,；且连线的宽度越来越窄，电流密度迅速增加,金属膜的形成方法,蒸发：,在真空系统中，金属原子获得足够的能量后便可以脱离金属表面的束缚成为蒸汽原子，淀积在晶片上。按照能量来源的不同，有灯丝加热蒸发和,电子束,蒸发两种。,溅射：,真空系统中充入惰性气体,，,在高压电场作用下，气体放电形成的离子被强电场加速，轰击靶材料，使靶原子逸出并被溅射到晶片上。,多层互连,在设计电路时，一般要求互连线要短，且彼此之间不能相交，因此人们开发了多层金属互连技术。,工艺流程：,淀积一层金属氧化物，并光刻刻蚀形成金属孔，再淀积一层金属层，再光刻刻蚀完成第一层互连。,淀积介质层，进行化学机械抛光，使介质层表面平滑，再光刻刻蚀出穿通孔。再淀积第二层金属，光刻刻蚀出第二层互连线。,依次类推，分别进行第三、四层金属互连。,多层互连,八、隔离技术,PN,结隔离,场区隔离,绝缘介质隔离,沟槽隔离,PN,结隔离工艺,绝缘介质隔离工艺,局域氧化隔离工艺,沟槽隔离工艺,九、封装技术,硅片测试和拣选,引线键合,分片,塑料封装,最终封装与测试,贴片,集成电路封装工艺流程,典型,IC,封装形式,四边形扁平封装,(QFP),无管脚芯片载体,(LCC),塑料电极芯片载体,(PLCC),双列直插封装,(DIP),薄小型封装,(TSOP),单列直插封装,(SIP),集成电路工艺,前工序,图形转换技术：主要包括光刻,(lithography),、刻蚀,(etch),等技术,薄膜制备技术：主要包括外延,(,expitaxy,),、氧化,(,oxidition,),、化学气相淀积,(CVD,Chemical Vapor Deposition),、物理气相淀积,(PVD,Physics vapor Deposition),(,如溅射,(sputtering,),、蒸发,(evaporation,),等,掺杂技术：主要包括扩散,(Diffusion),和离子注入,(Ion Implantation),等技术,集成电路工艺,后工序,划片,封装,测试,老化,筛选,集成电路工艺,辅助工序,超净厂房技术,超纯水、高纯气体制备技术,光刻掩膜版,(Mask),制备技术,材料准备技术,