三星S3C44B0X简介(课堂PPT).ppt

嵌入式系统设计,*,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,三星S3C44B0X简介,S3C44B0X内部结构图,S3C44B0X片上资源,ARM7TDMI,核、工作频率,66MHz,；,8KB Cache,，,外部存储器控制器；,LCD,控制器；,4,个,DMA,通道；,2,通道,UART,、,1,个多主,I2C,总线控制器、,1,个,IIS,总线控制器；,5,通道,PWM,定时器及一个内部定时器；,71,个通用,I/O,口；,8,个外部中断源；,8,通道,10,位,ADC,；,实时时钟等。,S3C44B0X特性,供电：内核,:2.5V,，,I/O:3.0 V,到,3.6 V,频率：最高为,66MHz,封装：,160 LQFP/160 FBGA,S3C44B0X的引脚分布图,S3C44B0X的引脚信号描述,总线控制信号,信号,类型,描述,OM1:0,I,设置S3C44B0X的模式及决定nGCS0的总线宽度：,00：8位；01：16位；10：32位；11：Test模式,ADDR24:0,O,地址总线,DATA31:0,IO,数据总线，宽度可编程,nGCS7:0,O,通用片选，当读写存储器的地址在每个bank的地址区间之内时，其片选信号有效。此信号访问周期时长及bank宽度可编程。,nWE,O,写使能，表示当前总线周期为写周期,nWBE3:0,O,写字节使能，当对存储器进行写操作时，该信号控制存储器的写使能,nBE3:0,O,高字节/低字节使能，SRAM使用,nOE,O,输出使能，表示当前总线周期为读周期,nXBREQ,I,总线保持请求，允许另一个总线主控器请求本地总线的控制，nXBACK信号表示该请求已被批准,nXBACK,O,总线保持应答，nXBREQ的应答信号,nWAIT,I,请求延长当前的总线周期，只要此信号一直保持为低，当前总线周期就不能结束,ENDIAN,I,选择数据存储类型，0：Little-Endian；1：Big-Endian,S3C44B0X的引脚信号描述,DRAM/SDRAM/SRAM,信号,类型,描述,nRAS1:0,O,行地址锁存信号,nCAS3:0,O,列地址锁存信号,nSRAS,O,SDRAM行地址锁存信号,nSCAS,O,SDRAM列地址锁存信号,nSCS1:0,O,SDRAM片选信号,DQM3:0,O,SDRAM数据输入/输出的屏蔽信号,SCLK,O,SDRAM时钟,SCKE,O,SDRAM时钟使能信号,S3C44B0X的引脚信号描述,LCD控制信号,信号,类型,描述,VD7:0,O,LCD数据线,VFRAME,O,LCD帧信号,VM,O,交替改变行列电压的极性,VLINE,O,LCD行信号,VCLK,O,LCD时钟信号,S3C44B0X的引脚信号描述,TIMER/PWM控制信号,信号,类型,描述,TOUT4:0,O,定时器输出,TCLK,I,外部时钟输入,S3C44B0X的引脚信号描述,中断控制信号,信号,类型,描述,EINT7:0,I,外部中断请求信号,S3C44B0X的引脚信号描述,DMA控制信号,信号,类型,描述,nXDREQ1:0,I,外部DMA请求信号,nXDACK1:0,O,外部DMA请求应答信号,S3C44B0X的引脚信号描述,UART控制信号,信号,类型,描述,RxD1:0,I,UART数据接收信号,TxD1:0,O,UART数据发送信号,nCTS1:0,I,清除发送,nRTS1:0,O,请求发送,S3C44B0X的引脚信号描述,IIC-BUS控制信号,信号,类型,描述,IICSDA,IO,I,2,C总线数据,IICSCL,IO,I,2,C总线时钟,S3C44B0X的引脚信号描述,IIS-BUS控制信号,信号,类型,描述,IISLRCK,IO,I,2,S总线通道选择时钟,IISDO,O,I,2,S总线串行数据输出,IISDI,I,I,2,S总线串行数据输入,IISCLK,IO,I,2,S总线串行时钟,CODECLK,O,CODEC系统时钟,S3C44B0X的引脚信号描述,SIO控制信号,信号,类型,描述,SIORXD,I,SIO接收数据信号线,SIOTXD,O,SIO发送数据信号线,SIOCK,IO,SIO时钟,SIORDY,IO,当DMA完成SIO操作时SIO的握手信号,S3C44B0X的引脚信号描述,ADC,信号,类型,描述,AIN7:0,AI,ADC输入7:0,AREFT,AI,ADC-Top-Vref,AREFB,AI,ADC-Bottom-Vref,AVCOM,AI,ADC-Common-Vref,S3C44B0X的引脚信号描述,GPIO,信号,类型,描述,P70:0,IO,通用IO端口，部分端口只能用于输出模式,S3C44B0X的引脚信号描述,复位和时钟信号,信号,类型,描述,nReset,ST,复位信号，保持4个MCLK以上的低电平可复位CPU,OM3:2,I,决定如何产生时钟：,00=Crystal(XTAL0,EXTAL0),PLL on,01=EXTCLK,PLL on,10,11=测试模式,EXTCLK,I,外部时钟源输入，仅在OM3:2=01b时有效，未用时必须接至3.3V,XTAL0,AI,外接晶振输入，未用时必须接至3.3V,EXTAL0,AO,外部晶振输出，是XTAL0的反向输出，未用时不接,PLLCAP,AI,系统时钟PLL的滤波电容(700p),XTAL1,AI,RTC的32K晶振输入,EXTAL1,AO,RTC的32K晶振输出，是XTAL1的反向输出,CLKout,O,Fout或Fpllo时钟,S3C44B0X的引脚信号描述,JTAG测试逻辑,信号,类型,描述,nTRST,I,TAP控制器复位信号，必须通过10K电阻上拉。如不使用JTAG，应保持为低,TMS,I,TAP控制器末世选择，控制TAP控制器状态的顺序。必须通过10K电阻上拉。,TCK,I,TAP控制器时钟，提供JTAG逻辑的时钟输入。必须通过10K电阻上拉。,TDI,I,TAP控制器数据输入，是JTAG测试指令和数据的串行输入。必须通过10K电阻上拉。,TDO,O,TAP控制器数据输出，是JTAG测试指令和数据的串行输出。,S3C44B0X的引脚信号描述,电源,信号,类型,描述,VDD,P,内核逻辑VDD(2.5V),VSS,P,内核逻辑VSS,VDDIO,P,IO端口VDD(3.3V),VSSIO,P,IO端口VSS,RTCVDD,P,RTC VDD(2.5V或者3V，不支持3.3V),VDDADC,P,ADC VDD(2.5V),VSSADC,P,ADC VSS,S3C44B0X的存储器映射,SROM为ROM或SRAM,S3C44B0X芯片及引脚分析,S3C44B0X,共有,160,只引脚，采用,QFP,封装,具有大量的电源和接地引脚，以及地址总线、数据总线和通用,I/O,口，以及其他专用模块如,UART,、,IIC,等接口,在硬件系统的设计中，应当注意芯片引脚的类型，,S3C44B0X,的引脚主要分为三类，即：输入,(I),、输出,(O),、输入,/,输出,(I/O),输出类型的引脚主要用于,S3C44B0X,对外设的控制或通信，由,S3C44B0X,主动发出，这些引脚的连接不会对,S3C44B0X,自身的运行有太大的影响,输入,/,输出类型的引脚主要是,S3C44B0X,与外设的双向数据传输通道,S3C44B0X最小系统,S3C44B0X+,电源电路,+,晶振电路,+,复位电路,+JTAG,接口电路,可构成真正意义上的最小系统,程序可运行于,S3C44B0X,内部的,8KB RAM,中,程序大小有限，掉电后无法保存，只能通过,JTAG,接口调试程序,S3C44B0X扩展系统,S3C44B0X,最小系统,+SDRAM+FLASH,电路可构成一个完全的嵌入式系统,可运行于,SDRAM,中的程序，也可以运行,FLASH,中的程序,程序大小可以很大，如果将程序保存到,FLASH,中，掉电后不会丢失，因此，既可以通过,JTAG,接口调试程序，也可以将程序烧写到,FLASH,，,然后运行,FLASH,中的程序,在此基础上加入必要的接口及其他电路，就构成了具体的,S3C44B0X,应用系统,个人观点供参考，欢迎讨论,