第五章：数字电路基础.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,*,Click to edit Master title style,Click to edit Master text styles,Second level,Third level,Fourth level,Fifth level,*,第五章,数字电路基础,第五章 数字电路基础,第,1,节 脉冲与数字信号,第,2,节 数制与码制,第,3,节 逻辑门电路,第,4,节 基本逻辑运算,本章知识目标,掌握与门、或门、非门基本逻辑门的逻辑功能。,了解与非门、或非门、与或非门等复合逻辑门的逻辑功能。,了解,TTL,、,CMOS,门电路的型号,、引脚功能。,本章技能目标,会画基本逻辑门和复合逻辑门的电路符号，会使用真值表。,会测试,TTL,、,CMOS,门电路的逻辑功能。,能根据要求，合理选用集成门电路,。,第,1,节,脉冲与数字信号,信号的形式是多种多样的，现代电子电路所处理的信号主要可分为两大类，一类为,模拟信号,，一类为,数字信号,。,数字信号是指那些在时间和数值上都是离散的信号,。,它们发生在离散的瞬间，其信号表现为一系列由高、低电平组成的脉冲波。例如：电流的有和无、灯的亮和灭等，我们只关心信号的有无和电平的高低，来表明电路的输入和输出之间的逻辑关系，常用二值量信息来表示，,用数字“,1”,表示高电平或者有信号，用数字“,0”,表示低电平或者无信号,，至于高低电平的精确值则无关紧要。在这里,0,和,1,只是一种形式符号，没有任何数字上的概念。,那么“,脉冲,”一词是源于对脉搏跳动的形象描写，下图为人的心电图波形,脉冲信号。,1,脉冲的主要参数及常见波形,【,脉冲信号,】,电子技术中，一般把瞬间突变，作用时间极短的电压、电流信号称为脉冲信号。从广义来说,凡是各种非正弦规律变化的电压或电流都可称为,脉冲信号,。,【,常见的几种脉冲信号波形,】,脉冲信号的波形多种多样,图给出了几种常见的脉冲信号波形。,(a),矩形波,(b),尖脉冲,(c),锯齿波,(d),三角波,(e),阶梯波,【,脉冲波形的主要参数,】,数字电路中常用,理想的矩形脉冲,作为电路的工作信号。但是实际的矩形脉冲前后沿都不可能达到理想脉冲那么陡峭。如下图所示，为了表征矩形脉冲波形的特性,可用以下几个主要参数表示,:,(a),理想矩形脉冲,(b,）实际矩形脉冲,脉冲的主要参数：,（,1,）,脉 冲 幅 度,U,m,：脉冲电压变化的最大值,（,2,）,脉冲上升时间,t,r,：脉冲波形从,0.1,U,m,上升到,0.9,U,m,所需的时间,（,3,）,脉冲下降时间,t,f,：脉冲波形从,0.9,U,m,下降到,0.1,U,m,所需的时间,（,4,）,脉 冲 宽 度,t,w,：脉冲上升沿,0.5,U,m,到下降沿,0.5,U,m,所需的时间,（,5,）,脉 冲 周 期,T,：周期脉冲中相邻两个波形重复出现所需的时间,（,6,）,脉 冲 频 率,f,：,1,秒内脉冲出现的次数,f,=1/,T,（,7,）,占空比,q,：脉冲宽度,t,w,与脉冲周期,T,的比值,q,=,t,w,/,T,2,数字信号的表示方法,【,数字信号的概念,】,通常把脉冲的出现或消失用,1,和,0,来表示，这样一串脉冲就变成一串由,1,和,0,组成的数码，这样的信号就是数字信号。典型的数字信号在电路中常表现为只有高电平和低电平跳变的电压或电流。,【,数字信号的表示方法,】,数字信号只有两个离散值,高电平,和,低电平,，是一种二值信号。常用数字,0,和,1,分别表示低电平和高电平。数字信号的,0,和,1,没有大小之分，只代表两种对立的状态，称为逻辑,0,和逻辑,1,，也称为二值数字逻辑。如下图（正逻辑）：,高电平,低电平,3,数字信号的应用,【,数字电路优点,】,便于高度集成化。,工作可靠性高，抗干扰能力强。,数字信息便于长期保存。,数字集成电路产品系列多、通用性强、成本低。,保密性好。数字信息容易加密处理，不易被窃取。,【,数字信号的应用,】,数字电子技术不仅广泛应用于现代数字通信、雷达、自动控制、遥测、遥控、数字计算机、数字测量仪表等领域，而且已经飞速进入了千家万户的日常生活。从传统的电子表、计算器，到目前流行的数字广播、数字电视、数字电影、数字照相机、数字手机、二维条码、网络电子商城等。数字化技术还正在引发一场范围广泛的产品革命，各种家用电器设备，信息处理设备都将朝着数字化方向发展。,第,2,节 数制与码制,我们习惯使用的是,十进制,数（如,563,），而在实际的数字电路中采用十进制十分不便，因为十进制有十个数码，要想严格的区分开必须有十个不同的电路状态与之相对应，这在技术上实现起来比较困难。因此在实际的数字电路中一般不直接采用十进制，而广泛应用,二进制,，但又由于二进制数有字码长、位数多的缺点，在数字计算机编程中，为了书写方便也常采用,十六进制,，有时也采用,八进制,的计数方式。,1,数制,【,相关概念,】,（,1,）,数制,：就是数的进位制。,（,2,）,位权,（位的权数）：同一数码在不同位置上所表示的数值是不同的。,【,十进制数,】,（,1,）采用,0,、,1,、,2,、,、,9,十个基本数码。,（,2,）运算规律：逢十进一、借一当十。,例如：十进制数,55,的位权展开式为：,(55),10,510,1,510,0,位权,10,位权,1,【,二进制数,】,（,1,）采用,0,和,1,两个基本数码。,（,2,）运算规律：,逢二进一，借一当二,。,二进制数的位权展开式：,例如：,(101.01),2,12,2,02,1,12,0,02,-1,12,-2,其中,2,2,、,2,1,、,2,0,、,2,-1,、,2,-2,为,位权,。,各数位的位权是,2,的幂,重要,！,【,十六进制数,】,（,1,）采用,0,9,、,A,F,十六个数码，符号,A,对应,10,15,。,（,2,）运算规律：,逢十六进一，借一当十六,。,十六进制数的位权展开式：,例如：,(8F8),16,816,2,1516,1,816,0,【,不同数制的转换,】,（,1,）,二进制转换为十进制,的方法是：先写出二进制的,位权展开式,，然后将各项数值,按十进制相加，就可得到等值的十进制数。,（,2,）,十进制转换为二进制,：将十进制数连除以,2,，先得到的余数为二进制数的低位，后得到的余数为二进制数的高位。直到商为,0,为止。,【,例,5-2,】,将十进制数,(11),10,转换为二进制数,解：,（,1,）整数部分转换,整数部分连除以,2,，先得到的余数为低位，后得到的余数为高位。直到商为,0,为止。,所以,（,11),10,(1011),2,【,例,5-1,】,将二进制数,(101.01),2,转换为十进制数,解,：,(101.01),2,12,2,02,1,12,0,02,1,12,2,4,1,0.25,(5.25),10,案例解析,每一位按位权展开,2,码制,数字电路处理的是二进制数据，而人们习惯使用十进制，所以就产生了用四位二进制数表示一位十进制数的计数方法，这种用于表示十进制数的二进制代码称为,二,-,十进制代码,，简称,BCD,码,。其中,8421BCD,码使用最多。,【,8421BCD,码,】,表示方法为：四位二进制数码的位权从高位到低位依次是,8,（,2,3,）、,4,（,2,2,）、,2,（,2,1,）、,1,（,2,0,）。十进制数与,8421BCD,码对应关系如下表所示。,十进制数,0,1,2,3,4,5,6,7,8,9,二进制数,0000,0001,0010,0011,0100,0101,0110,0111,1000,1001,举例说明,：十进制,365,用,8421BCD,码表示时，直接将十进制数,3,、,6,、,5,对应的四位二进制数码,0011,、,0110,、,0101,代入即可得到转换结果，即：,(365),10,(0011 0110 0101),8421BCD,技能训练：,数字电路实验台的使用练习,（,1,）数字逻辑电路实验台（箱）简介,数字逻辑电路实验箱种类很多，在功能和使用方法上虽稍有不同，但基本功能还是相同的。下面以,JCF,数字逻辑电路实验箱为例进行介绍。,JCF,数字逻辑电路实验箱，适用于数字逻辑电路、脉冲电路等实验，同时也适用于相关电子课程设计、产品开发及科研。主要包括二十进制七段译码显示器；十六位二进制“,0”,“,1”,电平显示器；八位逻辑电平开关；单脉冲电路；时钟电路；时序发生器及启停电路；函数信号发生器；频率计；数字电压表等实验测试单元。同时配有,EDA,数字自动化设计电路。,JCF,数字逻辑电路实验箱由,DLS-A,和,DLS-B,两部分区域组成，,DLS-A,主要由通用电路、模拟电路设定区、电源等组成；,DLS-B,主要作为系统实验区用。该系统结构框图如图,1-4,所示：,JCF,数字逻辑电路实验箱结构框图,该实验系统主要由以下内容组成：,1,）主板上设有,8P,，,14P,，,16P,，,20P,，,24P,，,28P,，,40P,共,28,个可靠的,IC,插座，装有,2,只可调电位器，还有许多大、小圆孔插座，供插电阻、电容以及实验接线等使用，实验接线时，只要用锁紧插头线相互连接即可。,2,）配有电源变压器，可直接作实验。电源参数：,+5V/2.5A,，,12V/0.5A,。,3,）信号源：提供四组正负单脉冲，一组频率可选,1Hz,，,10Hz,，,100Hz,，,1KHz,，,10KHz,，,100KHz,，,1MHz,的方波，一组,T1,T4,的时序信号。,4,）提供一组,6,位,LED,显示器，,16,位逻辑电平输入，,16,位二进制电平显示器。,5,）保护箱：铝合金外箱一只。,6,）备有可多重叠插的锁紧插头线。,（,2,）通用电路简介,1,）二,-,十进制七段译码显示器电路：二,-,十进制七段译码显示器共,6,位，每位分,DA,，,图,1-5,二,-,十进制七段译码显示器,DB,，,DC,，,DD,，,DE,，,DF,，,DG,七段，译码器采用,CD4511,，显示器采用共阴,0.5,英寸显示器。译码器输入端对应于每一位的,8,，,4,，,2,，,1,插孔。图,1-5,为二,-,十进制七段译码显示器电路图。,2,）十六位二进制“,0”,“,1”,逻辑电平指示灯（逻辑笔）：,“,0”,“,1”,逻辑电平指示灯电路如图,1-6,所示，有六片,74LS04,电路驱动发光二极管。当输入端为高电平时，对应的红色发光二极管点亮，表示逻辑“,1”,，当输入端为低电平时，对应的绿色发光二极管点亮，表示逻辑,“,0”,。,图,1-6,二进制“,0”,“,1”,逻辑电平指示电路,3,）十六位逻辑开关,逻辑电平开关由十六个电平开关组成，如图,1-7,所示。当开关往上拨时，产生逻辑高电平“,1”,；当开关往下拨时，产生逻辑低电平“,0”,。,图,1-7,逻辑电平开关,4,）单脉冲电路,单脉冲电路有四个，其中,P1,、,P2,、,P3,、,P4,单脉冲电路采用消抖动的,R-S,电路，如图,1-8,所示，每按一次单脉冲键，产生正负脉冲各一个。,图,1-8,单脉冲电路,按动单脉冲按钮（,AN,），将,KK2,开关拨至上端，测输出正负脉冲，用示波器可测得输出的脉冲波形。,5,）时钟电路与分频电路,时钟电路由,16M,晶体、,74LS04,、,74LS74,等元件组成，其电路如图,1-9a,所示。,16M,晶体、,74LS04,等元件组成振荡电路；,74LS74,电路组成分频整形电路。振荡电路可输出,2MHz,，,1MHz,，,500KHz,（,4MHz,）方波信号，,1MHZ,方波信号再经,6,级十进制分频后，产生,100KHz,，,10KHz,，,1KHz,，,100Hz,，,10Hz,，,1Hz,方波信号。如图,1-9b,所示。,a,）时钟电路,图,1-9,时钟电路与分频电路,5,）时钟电路与分频电路,b,）分频电路,图,1-9,时钟电路与分频电路,6,）时序发生器及启停电路,时序发生器及启停电路如图,1-10,所示，,MF,为时钟输入端，时钟频率可从,1MHz,，,100KHz,中选择一个输入，,KK2,开关为单拍和连续输出时序信号选择开关。,当开关往上拨时，输出单拍的时序信号，当开关往下拨时，输出连续的时序信号。时钟选择信号的出厂连接为,1MHz,。图,1-11,为由示波器测得的、从,T1,至,T4,产生的连续的时序信号（脉冲）输出波形图。,6,）时序发生器及启停电路,（,3,）实验区简介,1,）实验区组成：实验区主要由,DLS-A,和,DLS-B,两部分区域组成。实验区采用集成电路插座、锁紧式叠插针。集成电路插座与锁紧式叠插针之间由印刷线路板连通，实验板上有集成电路插座,26,个，其中,IC1,IC7,、,IC12,、,IC19,、,IC21,插座的电源、地线未接，供做模拟电路及某些电路的电源、地线，其余,IC,插座均已连接电源、地线。另有电阻器、电容器、,图,1-11,连续的时序信号输出波形图。,二极管、三极管、电位器等模拟电路设定区，供脉冲电路、模拟电路实验使用。实验时专用锁紧式导线插入锁紧式叠插针，插入时顺时针旋转,20,30,度；拆除时逆时针旋转,20,30,度。,2,）集成电路的连线：由实验仪的结构可知，锁紧式叠插针是实验的关键部分，因此，正确使用锁紧式叠插针、导线是主要问题。,图,1-11,连续的时序信号输出波形图。,实训内容,（,1,）按照上述双实验箱的介绍，找到并熟悉实验箱各部分功能电路。,（,2,）锁紧插头的使用与连接,操作步骤,1,）在数字电路实验箱上，进行锁紧插头的插、拔练习，注意操作方法。,2,）对多根锁紧插头进行连接练习。,实训内容,（,3,）逻辑电平开关和指示灯的使用与测试,操作步骤,1,）分别将逻辑电平开关拨上、拨下，用万用表的电压档测试其输出端的高低电平值，并记录。,2,）将逻辑电平开关的输出端接到逻辑电平指示灯（逻辑笔）的输入端，分别将逻辑电平开关拨上、拨下，观察指示灯的变化，并记录。,3,）将逻辑电平指示灯（逻辑笔）的输入端分别接到地和,5V,电压上，观察指示灯的变化，并记录。,实训内容,（,4,）二十进制七段译码显示电路的使用与测试,操作步骤,1,）将一个二十进制七段译码显示器的,4,个,BCD,码输入端依次接到,4,个逻辑电平开关上，按编码顺序依次给定一组代码并拔动相应的逻辑电平开关，观察显示器显示的数字，并记录。,2,）将一个二十进制七段译码显示器的,4,个,BCD,码输入端中某个开路，随便给定一组代码，观察指示灯的变化，并记录。,实训内容,（,5,）单脉冲发生器电路测试,操作步骤,1,）用双踪示波器的探头接到单脉冲发生器的正脉冲输出端，皮线接地，每按一下单脉冲开关，同时在示波器上观察显示波形的变化情况，并记录。,2,）将双踪示波器的探头改接到单脉冲发生器的负脉冲输出端，再用同样的方法，观察显示波形的变化情况，并记录。,实训内容,（,6,）连续脉冲发生器电路及分频电路测试,操作步骤,1,）用双踪示波器的探头依次接到连续脉冲发生器的各个频率输出端，皮线接地，同时观察示波器上显示的波形，读出其频率数值，与输出标称值比较，分析误差原因并记录。,2,）用同样的方法，分别测试分频电路输出的不同频率信号，与标称值比较，分析误差原因并记录。,实训内容,（,7,）时序发生器及启停电路测试,操作步骤,1,）从,1MHz,和,100MHz,中选择一个时钟频率信号送到时序发生器及启停电路的时钟输入端。,2,）拨动开关,KK2,向上或向下，分别用双踪示波器观察测试单拍和连续的各输出时序信号，采用双踪测试方式，观察显示波形的时序关系并记录,自测、互测：,对数字电路实验台的所有部分的使用方法、注意事项及安全文明生产情况进行互测，,100,分制。,1,、数字电路实验台的使用测试：,60,分。,2,、注意事项：,20,分。,3,、安全文明生产：,20,分。,实训报告,总结数字电路实验箱的功能、使用方法及注意事项。,第,3,节 逻辑门电路,逻辑门电路,是用以实现一定逻辑关系的电子电路，简称门电路，是组成数字电路的最基本单元。,【,分类,】,（,1,）,按逻辑功能不同可分为：,基本逻辑门,和,复合逻辑门,。基本逻辑门包括,与,门,、,或门,、,非门,；复合逻辑门包括,与非门,、,或非门,、,与或非门,等。,（,2,）,按功能特点不同可分为：,普通门,(,推拉式输出,),、,输出开路门,、,三态门,等。,（,3,）,按电路结构不同可分为：,分立元件门电路,和,集成门电路,两大类。其中集成门电路又包括输入端和输出端都由双极型晶体三极管构成的,TTL,集成门电路,和以互补对称单极型,MOS,管构成的,CMOS,集成门电路,。,1,简单门电路,（,1,）与逻辑关系和与门电路,如下图的电路，,很显然，若要灯亮，则,2,个开关必须全都闭合。如有一个开关断开，灯就不亮。,【,与逻辑关系,】,仅当决定事件（,Y,）发生的所有条件（,A,，,B,，,C,，,）均满足时，事件（,Y,）才能发生,这种逻辑关系称为与逻辑关系。在逻辑代数中，与逻辑又称逻辑乘。,A,、,B,同时按下灯泡才亮,【,逻辑真值表,】,用,A,和,B,分别代表,2,个开关，并假定闭合为,1,，断开为,0,，,Y,代表灯，亮为,1,，灭为,0,，则与逻辑关系可用下表表示。这种把所有可能的条件组合及其对应结果依次列出来的表格叫做,真值表,。显然，与逻辑真值表如下：,【,逻辑表达式,】,Y=AB=AB,其中，“,”,为逻辑乘符号，也可省略。,【,逻辑符号,】,实现与逻辑关系的电路称为,与门电路,。其逻辑符号如下：,读作“,A,与,B”,【,逻辑功能,】,与逻辑功能可表述为：,输入全,1,，输出为,1,；输入有,0,，输出为,0,。,【,波形图,】,与逻辑波形图，如下图所示。,A,B,Y,1,0,0,0,0,0,0,1,0,1,1,1,（,2,）或逻辑关系与或门电路,如下图所示，可以看出，,2,个开关中只要有一个闭合，灯就亮；如果想要灯灭，则,2,个开关必须全断开。,【,或逻辑关系,】,当决定事件（,Y,）发生的各种条件（,A,，,B,，,C,，,),中，只要有一个或多个条件具备，事件（,Y,）就发生。在逻辑代数中，或逻辑又称逻辑加。,A,、,B,任意按下一个灯亮,【,真值表,】,用,A,和,B,分别代表,2,个开关，并假定闭合为,1,，断开为,0,，,Y,代表灯，亮为,1,，灭为,0,，则或逻辑的真值表如下表所示：,A,B,Y,0,0,0,0,1,1,1,0,1,1,1,1,【,逻辑表达式,】,Y=A+B,其中，“,+”,为逻辑加符号。,【,逻辑符号,】,实现或逻辑关系的电路称为,或门电路,。其逻辑符号如下图 所示,读作“,A,或,B”,【,逻辑功能,】,或逻辑功能可表述为：,输入有,1,，输出为,1,；输入全,0,，输出为,0,。,【,波形图,】,或逻辑波形图，如下图所示。,A,B,Y,1,0,1,0,0,0,0,1,1,1,1,1,（,3,）非逻辑关系与非门电路,如下图所示，开关闭合，灯就灭，如果想要灯亮，则开关需断开。,【,非逻辑关系,】,当决定事件（,Y,）发生的条件（,A,）满足时，事件不发生；条件不满足，事件反而发生。在逻辑代数中，非逻辑又称反逻辑。,开关,A,断开灯才亮,【,真值表,】,用,A,和,B,分别代表,2,个开关，并假定闭合为,1,，断开为,0,，,Y,代表灯，亮为,1,，灭为,0,，则非逻辑的真值表如下表所示。,【,逻辑表达式,】,Y=,其中，“”为逻辑非符号。,读作“,A,非”或“,A,反”,【,逻辑符号,】,实现非逻辑关系的电路称为非门电路。其逻辑符号如下图：,【,逻辑功能,】,非逻辑功能可表述为：,输入为,1,，输出为,0,；输入为,0,，输出为,1,。,【,波形图,】,非逻辑波形图,如下图所示。,A,Y,1,0,0,0,1,1,下表所示为常用与非门、或非门和异或门的逻辑组成、逻辑表达式、逻辑功能及逻辑符号的对比。,名 称,逻辑组成,逻辑符号,逻辑表达式,与非门,或非门,与或,非门,（,4,）复合门电路,（,5,）由晶体二极管和晶体晶体三极管等元件构成的最简单与、或、非门电路。,【,最简单的晶体二极管与门电路,】,(a),原理图 （,b,）实物图,在晶体二极管与门的两个输入端,A,、,B,分别输入一定大小的电压信号，并测量出输出端,Y,的电压大小，测量情况如左表所示。,如果灯亮用逻辑,1,表示高电平，灯不亮用逻辑,0,表示低电平，则可根据左表列出其,真值表,，如表右所示,。,A/V,B/V,Y/V,0.3,0.3,1,0.3,3,1,3,0.3,1,3,3,3.7,A,B,Y,0,0,0,0,1,0,1,0,0,1,1,1,结论：,晶体二极管与门电路只有当,A,、,B,均输入高电平时，输出,Y,才为高电平，在其他情况下输出均为低电平。符合与逻辑关系，其逻辑表达式为,Y,AB,。,(a),实测结果,（,b,）真值表,【,最简单的晶体二极管或门电路,】,(a),原理图 （,b,）实物图,在晶体二极管或门的两个输入端,A,、,B,分别输入一定大小的电压信号，并测量出输出端,Y,的电压大小。测量情况和真值表分别如左表和右表。,A/V,B/V,Y/V,0.3,0,.,3,0,0,.,3,3,2,.,3,3,0,.,3,2,.,3,3,3,2,.,3,结论：,晶体二极管或门电路中只要,A,、,B,有高电平输入时，输出,Y,就为高电平。只有,A,、,B,都为低电平时，,Y,才为低电平，符合或逻辑关系，其逻辑表达式为,Y,A,B,。,(a),实测结果 （,b,）真值表,A,B,Y,0,0,0,0,1,1,1,0,1,1,1,1,【,最简单的晶体三极管非门电路,】,(a),原理图 （,b,）实物图,测量结果是：输入低电压时，输出为高电压，反之输出为低电压。从而可以得出该电路的真值表如右。,结论：,当输入为高电平时，晶体三极管饱和导通，输出,Y,为低电平，而输入为低电平时，晶体三极管截止输出为高电平，因此，输出与输入的电平之间是反相关系，它实际上就是一个非门（亦称反相器），其逻辑表达式为：,A,Y,0,1,1,0,2,集成,TTL,门电路,分立元件构成的门电路，不但元件多、体积大，而且连线和焊点也太多，因而造成电路的可靠性差。随着电子技术的飞速发展及集成工艺的规模化生产，目前分立元件门电路已经被集成门电路所代替。,集成门电路与分立元件门电路相比，,不但,体积小、重量轻、功耗小、速度快、工作可靠性高、抗干扰能力强,，而且,成本低、价格便宜、便于安装和调试,，目前已得到广泛应用。,集成,TTL,门电路的输入端和输出端都采用了晶体三极管,，称之为,双极型晶体三极管集成电路,，简称,集成,TTL,门电路,。他开关速度快,，是目前应用较多的一种集成逻辑门。这里我们不再介绍其内部电路组成，主要了解它的外部特性、逻辑功能主要参数和使用注意事项等。,【,集成,TTL,门电路外形和封装,】,在,TTL,类型中，,CT74LS,系列为目前广泛应用的产品,一般为双列直插塑封型。下面以,74LS00,为例介绍与非门,。,图,74LS00,外引线排列图,引脚编号及含义,：每个集成电路都有定位标志（定位标志有半圆和圆点两种表达形式），用以确定脚码为,1,的引脚。把标志置于左端，最靠近定位标志的引脚规定第,1,脚，其他引脚按逆时针方向依次加,1,递增顺序读出序号。图中,A,、,B,为输入端，,Y,为输出端,，并以字头数字区分内部的与非门。其共用电源为,V,CC,（,14,脚），,GND,为共用接地点（,7,脚）。,定位标志,。,注意：,每个集成电路内部的各个逻辑单元互相独立可以单独使用，但电源和接地线是公共的,【,普通集成,TTL,门电路,】,（,1,）与非门,：下图所示为最常用的,74LS00,（,T4000,）四,2,输入与非门管脚排列图，其逻辑表达式为,其它常用,TTL,集成电路,：,与门 非门 或非门,【,OC,门,】,在实际电路中，往往需要将两个或以上门电路的输出端并联在一起使用，称为,线与,。但前面介绍的普通,TTL,与非门不能实现线与，而,OC,门可以实现线与。集电极开路的与非门称为,OC,门,。,OC,门逻辑符号如下图所示。,Q&A,：普通,TTL,与非门为什么不能实现线与？,普通,TTL,与非门“线与”后必然有很大的负载电流同时流过这两个门的输出级。这个电流将远远超过正常工作电流，可能使门电路损坏。如右图所示。另外，单个的标准,TTL,门电路的局限性有：,（,1,）,无法满足对不同输出电平的需要。因为电源一经确定，输出的高电平也就固定。,（,2,）,不能驱动满足驱动较大电流、较高电压的负载的要求。,【,OC,门主要功能,】,（,1,）,实现,与非,功能：如图所示。,（,2,）,实现,线与,功能：如图,5-26,所示：,G1,、,G2,任一导通，,Y=0,；,G1,、,G2,全截止，,Y=1,。所以：,【,三态输出门（,TSL,门）,】,具有三种输出状态,高电平、低电平、高电阻,状态的门电路，称为,三态门电路,。下图所示为三态门的逻辑符号，是在普通门电路的基础上，多了一个控制端,EN,或 ，,EN,或 称,使能端,。,（,a,）,0,有效 （,b,）,EN,1,有效,（,1,）,使能端,低电平有效,的三态门：,0,时，输出；,=1,时，输出,Y,呈现高阻态；,（,2,）,使能端,EN,高电平有效,的三态门：,EN,1,时，输出,Y,AB,；,EN=1,时，输出,Y,呈现,高阻态,。,【TTL,门电路使用注意事项,】,1,、电源电压及电源干扰的消除,(1),74,系列电源电压满足（,5,5%,）,V,，,54,系列电源电压满足（,5,10%,）,V,。,(2),为防止外来干扰通过电源串入电路，需对电源进行滤波。在印制板电源输入端接,10-100,F,电容至地，对低频滤波。,(3),电路中每隔,6-8,个门接,0.01-0.1,F,电容至地，对高频滤波。,2,、输出端的连接,(1),普通,TTL,门输出端不允许直接并联使用。,(2),三态输出门的输出端可并联使用，但同一时刻只能有一个门工作，其他门输出处于高阻状态。,(3),集电极开路门输出端可并联使用，但公共输出端和电源,V,CC,之间应接负载电阻,R,L,。,(4),输出端不允许直接接电源,V,CC,或直接接地。输出电流应小于产品手册上规定的最大值。,3,、多余输入端的处理,与门和与非门的多余输入端接逻辑,1,。即可以直接接,5V,的电源，或通过,1,10k,电阻接电源。,*,3 CMOS,门电路,CMOS,集成逻辑门是采用,MOS,管作为开关元件的数字集成电路。它具有,工艺简单、集成度高、抗干扰能力,强、功耗低等优点，,MOS,门有,PMOS,、,NMOS,和,CMOS,三种类型，,CMOS,电路又称互补,MOS,电路，突出的优点是,静态功耗低、抗干扰能力强、工作稳定性好、开关速度高,，,是性能较好且应用较广泛的一种电路。,【,CMOS,反相器,】,CMOS,反向器由,N,沟道和,P,沟道的,MOS,管互补构成，电路组成如下图所示。当输入端,A,为高电平,1,时，输出,Y,为低电平,0,；反之，当输入,A,为低电平,0,时，输出,Y,为高电平。其逻辑表达式为,:,【,CMOS,与非门,】,常用的,CMOS,与非门如,CC4011,等，图,(a),为,CC4011,与非门引脚排列图,【,CMOS,或非门,】,常用的,CMOS,或非门如,CC4001,等，图,(b),为,CC4001,或非门引脚排列图。,(a)CC4011,与非门引脚排列图,(b)CC4001,或非门引脚排列图,【,CMOS,集成门电路的特点,】,与,TTL,集成电路相比，,CMOS,电路具有如下特点：,（,1,）,制造工艺较简单，集成度和成品率较高。,（,2,）,功耗低。,（,3,）,电源电压范围宽。,（,4,）,输入阻抗高，,（,5,）,抗干扰能力强。,（,6,）,当配备适当的缓冲器后，能与现有的大多数逻辑电路兼容,.,【CMOS,集成门的使用注意事项,】,（,1,）,电源电压,注意不同系列,CMOS,电路允许的电源电压范围不同，一般为,3-18V,，多用,+5V,。电源电压越高，抗干扰能力也越强。,电源电压极性不能接反也不能超压，否则，可能会造成电路永久性失效。,在进行,CMOS,电路实验或对,CMOS,数字系统进行调试、测量时，应先接入直流电源，后接入信号源；使用结束时，应先关信号源，后关直流电源。,（,2,）,其他注意事项,焊接时，电烙铁必须接地良好，必要时，将电烙铁的电源插头拔下，利用余热焊接。,集成电路在存放和运输时，应放在导电容器或金属容器内。,组装、调试时，应使所有的仪表、工作台面等有良好的接地。,第,4,节 基本逻辑运算,逻辑代数,又称,布尔代数,，是分析数字电路所使用的数学工具。任何事物的因果关系均可用逻辑代数中的逻辑关系表示，这些逻辑关系也称,逻辑运算。,逻辑变量与逻辑函数,一件事情的因果关系一定具有某种内在的逻辑规律，即存在着,逻辑关系,。事情的原因即为这种逻辑关系的自变量，称为,逻辑变量,。而由原因所引起的结果则是这种逻辑关系的因变量，称为,逻辑函数,。,19,世纪英国数学家乔治,布尔首先提出了用代数的方法来研究、证明、推理逻辑问题，自此产生了逻辑代数。和普通代数一样，逻辑代数也用,A,、,B,等字母表示变量及函数，不同的是，在普通代数中，变量的取值可以是任意实数，而在逻辑代数中，,每一个变量只有,0,、,1,两种取值,，因而逻辑函数也只能有,0,和,1,两种取值。在逻辑代数中，,0,和,1,不再具有数量的概念，仅代表两种对立逻辑状态的符号。,1,逻辑代数的基本运算及规则,（,1,）逻辑代数运算规则,逻辑代数基本运算只有：,与,（,AND,）,、,或,（,OR,）,、非,（,NOT,）,三种。,【,与运算规则,】,0,0=0,，,0,1=0,，,1,0=0,，,1,1=1,。,【,或运算规则,】,0+0=0,，,0+1=1,，,1+0=1,，,1+1=1,。,【,非运算规则,】,（,2,）逻辑代数的基本定律和公式，见下表：,【,例,5-4】,证明反演律,:,证明,：,将等式两端列出真值表，如下,两者真值表完全相同，则逻辑关系必相同，得证。,案例解析,*,2,逻辑函数的公式化简法,逻辑函数化简的意义在于逻辑表达式越简单，实现它的电路越简单，电路工作越稳定可靠。逻辑函数的公式化简法就是运用逻辑代数的运算规则、基本公式和定律来化简逻辑函数。,【,逻辑函数的表达式及最简的概念,】,对于一个逻辑函数可用多种不同的表达式表示，大致可分为：,“与或”、“或与”、“与非,与非”、“或非,或非”、,“,与或非”,表达式。,所谓,最简式,，必须是,乘积项的个数最少,，其次是,每个乘积项中所含变量个数为最少。,将“与或”表达式：分别写成“与或非,-,非”表达式，“与非,与非”表达式，“与或非”表达式。,解：“,与或,”表达式,“,与或非,-,非,”表达式,“,与非,与非,”表达式,“,与或非,”表达式,注意：,由于同一个逻辑函数可用多种不同的表达式表示，所以公式化简法是没有固定的步骤的，下面我们介绍几种常用的化简方法。,案例解析,【,并项法,】,利用公式，将两乘积项合并为一项，并消去一个互补（相反）的变量。如,【,吸收法,】,利用公式,A+AB=A,吸收多余的乘积项。如,【,消去法,】,利用公式 消去多余因子,如,【,配项法,】,利用公式 ，给某函数配上适当的项，进而可以消去原函数式中的某些项。如,化简函数,分析,表面看来似乎无从下手，好像,Y,不能化简，已是最简式。但如果采用配项法，则可以消去一项。,法一,法二,由此可见，公式法化简的结果,并不是唯一,的。如果两个结果形式（项数、每项中变量数）相同，则二者均正确，可以验证二者逻辑相等。,案例解析,3,逻辑函数的表示法,表示一个逻辑函数有多种方法，常用的有：,真值表、逻辑函数式、逻辑图、波形图,。它们各有特点又相互联系，还可以相互转换。,【,例,5-6】,已知函数的逻辑表达式 ，列出,Y,的真值表，画出逻辑图和波形图。,解,：,（,1,）由逻辑表达式求真值表：该函数有两个变量，有,4,种取值的可能组合，将他们按顺序排列起来即得真值表，如下表所示。,案例解析,（,2,）由真值表求逻辑表达式：,将真值表中函数值等于,1,的变量组合选出；每个组合中凡取值为,1,的变量写成原变量的形式（如,A,，,B,），取值为,0,的变量写成反变量的形式（如 ，）；将同一组合中的所有变量相乘得到一个乘积项；最后将所有组合的乘积项相加就可得到逻辑表达式。此例中,Y=1,的变量组合有,00,、,11,。各个组合对应的乘积项为 、,AB,将所有乘积项相加，即得逻辑表达式：,Y=,+AB,（,4,）画出波形图,：,（,3,）由表达式画逻辑图：,技能训练,5-1,集成,TTL,逻辑门电路逻辑功能的测试,【,训练目标,】,1.,熟悉常见,TTL,集成门电路的外形和引脚排列规律，并能正确识读其逻辑功能。,2.,掌握门电路逻辑功能的测试方法，验证常用逻辑门的逻辑功能。,3.,了解数字实验箱的结构、基本功能和使用方法。,【,训练材料,】,训练材料清单如教材上表,5-14,所示。,【,训练内容及步骤,】,1.TTL,集成门电路的外形、引脚识别,。,（,1,）,识别外形：,熟悉,74LS08,、,74LS32,、,74LS86,、,74LS00,的引脚排列图，他们内部都是四个,2,输入门，外形均为,14,脚、双列直插塑封型。首先要了解每个引脚的物理位置和作用，以保证正确地使用和连线。,（,2,）,引脚排列及功能识别：,确定,1,脚和其他引脚。图中,A,、,B,均为输入端，,Y,为输出端，并以字头数字区分内部的的各个门，,7,脚接地，,14,脚接电源。,常用集成门电路引脚图,(a,）,74LS08 (b)74LS00,(c)74LS32 (d)74LS86,4,与门,4,与非门,4,或门,4,异或门,2.TTL,集成门电路逻辑功能测试,（,1,）分别将,4,块,TTL,集成门电路块插入面包板中。,（,2,）如下图所示，分别测试其逻辑功能。集成门电路块的输入端,1,、,2,、,4,、,5,、,9,、,10,、,12,、,13,脚分别接至面包板的任意,8,个电平开关的插孔；输出端,3,、,6,、,8,、,11,脚分别接至,4,个发光晶体二极管。,14,脚接至,+5V,电源，,7,脚接,地,。,（,3,）将输入端,A,、,B,所连接的电平开关按表,5-15,设置，观察输出端,Y,所连接的电平显示器的发光晶体二极管的状态。发光晶体二极管亮表示输出为高电平“,1”,，发光晶体二极管不亮表示输出为低电平“,0”,。并把实验结果填入教材表,5-15,中。,3.,实验完毕，用起拔器拔出集成块,（,1,）,接插集成电路芯片时，先校准两排引脚，使之与实验底板上的插孔对应，轻轻用力将芯片插上，然后在确定引脚与插孔完全吻合后，再稍用力将其插紧，以免集成电路的引脚弯曲，折断或者接触不良。,（,2,）,不允许将集成电路芯片方向插反，一般芯片的方向是缺口（或标记）朝左，引脚序号从左下方的第一个引脚开始，按逆时钟方向依次递增至左上方的第一个引脚。,（,3,）,导线粗细应适当，一般选取直径为,0.6,0.8mm,的单股导线，最好采用各种色线以区别不同用途，如电源线用红色，地线用黑色。,注意事项,本章小结,1.,数字信号是指在数值上断续变化的电信号。理想的矩形脉冲信号常作为数字电路的典型信号，矩形脉冲的主要参数有脉冲幅度、脉冲上升时间、脉冲下降时间、脉冲宽度、脉冲周期、脉冲频率和占空比等。,2.,基本逻辑门电路有与门、或门、非门等,3,种；复合门有与非门、或非门、与或非门等，他们是构成各种数字电路的基本单元。,3.,目前应用最广的是数字集成器件，主要有,TTL,和,CMOS,两大系列，应用时应清楚其引