2812DSP-14串行外设接口SPI教学教材.ppt

2,281x,串行外设接口,SPI,电气与信息工程学院,DSP,技术及应用,第,14,讲,281x,串行外设接口,SPI,14.1 SPI概述,SPI,是,Serial Peripheral Interface,的缩写，最早是由,Freescale(,原,Motorola),公司在其,MC68HCxx,系列处理器上定义的一种高速同步串行通信接口，区别于,SCI,的异步通信接口。,同步通信：通信的双方必须使用相同的时钟脉冲，以相同的步调进行数据传输；,异步通信：通信双方可以拥有各自独立的时钟脉冲，可以独自进行数据传输。,SPI,以主从方式进行工作，这种模式的通信系统中通常有一个主设备和多个从设备；,在一个基于,SPI,的系统中，必须至少有一个主控设备，向整个,SPI,系统提供时钟信号，系统内所有的设备都是基于这个时钟脉冲进行数据的接受或者发送。,SPI,是一个环形总线结构。,281x,串行外设接口,SPI,SPI,结构框图,281x,串行外设接口,SPI,4,个外部引脚：,SPISOMI,/,SPISIMO,/,SPISTE,/,SPICLK,2,种工作模式：主工作模式、从工作模式,波特率：,125,种不同的可编程速率,16,级发送和接受,FIFO,4,种时钟配置方法（由时钟极性和时钟相位控制）,不带相位延迟的下降沿：,SPI,在,SPICLK,高有效，,SPI,在,SPICLK,下降沿发送数据，上升沿接受数据,带有相位延迟的下降沿：,SPICLK,高有效，,SPI,在,SPICLK,的下降沿的前半周期发送数据，下降沿接受,不带相位延迟的上升沿：,SPICLK,低有效，,SPI,在,SPICLK,的上升沿发送数据，下降沿接受数据,带有相位延迟的上升沿：,SPICLK,低有效，,SPI,在,SPICLK,的下降沿的前半周期发送数据，下降沿接受数据,14.2 281x SPI,模块特点,281x,串行外设接口,SPI,SPI,功能框图,281x,串行外设接口,SPI,SPI,模块信号,281x,串行外设接口,SPI,14.3,串行外围接口,SPI,的工作流程,SPI Shift Register,SPI Shift Register,SPI Device#1-Master,SPI Device#2-Slave,数据同步传输和接受,SPI,主设备提供时钟,shift,shift,clock,281x,串行外设接口,SPI,SPI,发送数据方式,三种发送方法：,主控制器发送数据；从控制器发送伪数据；,主控制器发送数据；从控制器发送数据；,主控制器发送伪数据；从控制器发送数据；,主控制器可在任何时刻启动数据传送，因为它控制着,SPICLK,信号，但软件决定了主控制器如何检测从控制器准备发送数据的时间。,281x,串行外设接口,SPI,SPI,主机与从机的连接,281x,串行外设接口,SPI,SPI,功能框图,SPIRXBUF.15-0,SPIDAT.15-0,SPICLK,SPISOMI,SPISIMO,LSPCLK,baud,rate,clock,polarity,clock,phase,C28x-SPI,主工作模式,SPITXBUF.15-0,LSB,MSB,TX FIFO_0,TX FIFO_15,RX FIFO_0,RX FIFO_15,281x,串行外设接口,SPI,主工作模式,在主工作模式中，,MASTER/SLAVE=1,，,SPI,通过,SPCLK,引脚为整个网络提供串行时钟。数据从,SPISIMO,引脚输出，从,SPISOMI,输入。,写入,SPIDAT,或,SPITXBUF,的数据启动,SPISIMO,引脚的数据发送，首先是最高有效位；同时，接收到的数据通过,SPISOMI,引脚移入,SPIDAT,的最低有效位。,当规定了一定数目的数据位通过,SPIDAT,进行转移时，将发生下面的事件：,SPIDAT,中的内容传输到,SPIRXBUF,；,SPI INT FLAG,位置,1,；,若发送缓冲器,SPIXBUF,中有有效数据，该情况由,SPISTS,中的,TXBUF FULL,位表示出来，这个数据被传送到,SPIDAT,并且被发送；所有的数据位移出,SPIDAT,后，,SPICLK,停止；,若,SPIINT ENA,（,SPICTL.0,）被置位，可以确定中断。,281x,串行外设接口,SPI,SPI,功能框图,SPIRXBUF.15-0,SPIDAT.15-0,SPICLK,SPISOMI,SPISIMO,clock,phase,C28x-SPI,从模式工作,SPITXBUF.15-0,MSB,LSB,TX FIFO_0,TX FIFO_15,RX FIFO_0,RX FIFO_15,281x,串行外设接口,SPI,SPI,从模式工作,在从工作模式中，,MASTER/SLAVE=0,，数据在引脚,SPISIMO,移入；,SPICLK,的输入频率应不大于,CLKOUT,的,4,分频。,当接收到主设备的,SPICLK,信号的适当边缘时，写入,SPIDAT,或,SPITXBUF,寄存器的数据被发送到网络。当要发送的所有字符都移出,SPIDAT,后，写入,SPITXBUF,的数据被传输到,SPIDAT,。,如果,TALK,位,(SPICTL.1),被清除，则数据发送被禁止且输出线,(SPISOMI),被置于高阻状态，这用于保证只有一个从属设备驱动,SPISOMI,线。,引脚,SPISTE,被用作从选择引脚。该引脚上的低有效信号允许从属,SPI,向串行数据线传送数据。,281x,串行外设接口,SPI,14.4 SPI,数据格式,可编程数据长度,116,发送数据少于,16,位时需要左对齐,MSB,先发送,接受数据少于,16,位时需要右对齐,用户程序屏蔽,MSB,11001001XXXXXXXX,XXXXXXXX11001001,SPIDAT-Processor#1,SPIDAT-Processor#2,4,个位,(SPICCR.30),规定了数据字符中位的个数，当一个完整的字符被处理时，该信息控制状态控制逻辑去计算接收和发送的位的数目。,281x,串行外设接口,SPI,14.5 SPI FIFO,结构,281x,串行外设接口,SPI,FIFO,说明,发送和接收,FIFO,都有状态位,TXFFST,或,RXFFST,，定义了任一时刻,FIFO,中可用的字的数目；,当复位位置为,1,时，可将,FIFO,的指针复位为,0,，,FIFO,将重新开始工作；,当发送,FIFO,状态位,TXFFST,与中断触发级位,TXFFIL,相匹配时，中断触发就会产生，这为,SPI,的发送和接收提供了一个可编程的中断触发,;,SPI,中断模式：,接收溢出：,RXOVRN,数据接收：,SPIINT,发送空：,SPIINT,FIFO,接收溢出：,RXFFIL,FIFO,发送空：,TXFFIL,281x,串行外设接口,SPI,14.6 SPI,寄存器,AddressRegisterName,0 x007040SPICCRSPI,配置控制寄存器,0 x007041SPICTLSPI,工作控制寄存器,0 x007042SPISTSSPI,状态寄存器,0 x007044SPIBRRSPI,波特率寄存器,0 x007046SPIEMUSPI,仿真缓冲寄存器,0 x007047SPIRXBUFSPI,串行接受寄存器,0 x007048SPITXBUFSPI,串行发送寄存器,0 x007049SPIDATSPI,串行数据寄存器,0 x00704ASPIFFTXSPI FIFO,发送寄存器,0 x00704BSPIFFRXSPI FIFO,接受寄存器,0 x00704CSPIFFCTSPI FIFO,控制寄存器,0 x00704FSPIPRISPI-A,极性控制寄存器,281x,串行外设接口,SPI,SPI-A,控制寄存器,SPICCR 0 x007040,0,1,2,7,6,5-4,reserved,SPI CHAR.3-0,字长控制位,e.g.0000b length=1,1111b length=16,SPI SW RESET:,在改变配置前清除此位,在重新操作开始前设置此位,0=SPI flags reset,1=normal operation,CLOCK POLARITY,0=,上升沿输出,/,下降沿输入,1=,下降沿输入,/,上升沿输出,reserved,15-8,3,281x,串行外设接口,SPI,SPI,时钟配置,281x,串行外设接口,SPI,SPI-A,工作控制寄存器,SPICTL 0 x007041,0,1,2,15-5,4,3,reserved,CLOCK PHASE,0=no CLK delay,1=CLK delayed 1/2 cycle,OVERRUN INT ENABLE,0=,禁止接受溢出中断（,SPISTS.7),1=,使能接受溢出中断（,SPISTS.7),MASTER/SLAVE,0=slave,1=master,TALK,0=transmission disabled,output pin hi-Zd,1=transmission enabled,SPI INT ENABLE,0=disabled,1=enabled,281x,串行外设接口,SPI,SPI-A,波特率寄存器,SPIBRR 0 x007044,15-7,6-0,reserved,SPI BIT RATE,SPICLK signal=,LSPCLK,(SPIBRR+1),LSPCLK,4,SPIBRR=3 to 127,SPIBRR=0,1,or 2,281x,串行外设接口,SPI,SPI-A,状态寄存器,SPISTS 0 x007042,7,6,4-0,SPI INT FLAG(read only),传输完成置,1,如果,SPI INT ENA,设置,(SPICTL.0),则置位,读,SPIBRXUF,清零,RECEIVE OVERRUN FLAG(read/clear only),在,SPIRXBUF,被读取之前下一次接受完成则置,1,如果,OVERRUN INT ENA,被设置,(SPICTL.4),则中断请求,写,1,置,0,reserved,reserved,15-8,TX BUF FULL(read only),写,SPITXBUF,置位,载入,SPIDAT,清零,5,281x,串行外设接口,SPI,SPI-A FIFO,发送寄存器,SPIFFTX 0 x00704A,0,TXFFIL2,SPIFFENA,TXFFST0,TXFFST3,TXFFIENA,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,TXFFIL0,TXFFIL1,TXFFIL4,TXFFIL3,TXFFST1,TXFFINT,CLR,TXFFST2,TXFFINT,TXFFST4,TXFIFO,SPIRST,TX FIFO Status,(read-only),00000TX FIFO empty,00001TX FIFO has 1 word,00010TX FIFO has 2 words,00011TX FIFO has 3 words,10000TX FIFO has 16 words,.,.,.,.,.,.,.,.,.,TX FIFO Interrupt Level,Interrupt when TXFFST4-0,and TXFFIL4-0 match,SPI FIFO,Enhancements,0=disable,1=enable,TX FIFO Reset,0=reset(pointer to 0),1=enable operation,TX FIFO,Interrupt,(on match),Enable,0=disable,1=enable,TX FIFO,Interrupt,Flag,(read-only),0=not occurred,1=occurred,TX FIFO,Interrupt,Flag,Clear,0=no effect,1=clear.7,SPI RESET,0=,复位,1=,无影响,281x,串行外设接口,SPI,RX FIFO Status,(read-only),00000RX FIFO empty,00001RX FIFO has 1 word,00010RX FIFO has 2 words,00011RX FIFO has 3 words,10000RX FIFO has 16 words,.,.,.,.,.,.,.,.,.,SPI-A FIFO,接受寄存器,SPIFFRX 0 x00704B,0,RXFFIL2,RXFF-,OVF CLR,RXFFST0,RXFFST3,RXFFIEN,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,RXFFIL0,RXFFIL1,RXFFIL4,RXFFIL3,RXFFST1,RXFFINT,CLR,RXFFST2,RXFFINT,RXFFST4,RXFIFO,RESET,RXFF-,OVF,RX FIFO Interrupt Level,Interrupt when RXFFST4-0,and RXFFIL4-0 match,RX FIFO Reset,0=reset(pointer to 0),1=enable operation,RX FIFO,Interrupt,(on match),Enable,0=disable,1=enable,RX FIFO,Interrupt,Flag,(read-only),0=not occurred,1=occurred,RX FIFO,Interrupt,Flag,Clear,0=no effect,1=clear,RX FIFO,Overflow,Flag,(read-only),0=no overflow,1=overflow,RX FIFO,Overflow,Flag,Clear,0=no effect,1=clear,281x,串行外设接口,SPI,请写出,SPI,的四种时钟配置方式，并指出下图中时钟属于哪一种？,上升沿有相位延时。,281x,串行外设接口,SPI,