计算机组成原理第五章答案PPT学习课件.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,输入输出系统,第 五章,1,1.I/O,有哪些编址方式？各有何特点？解：常用的,I/O,编址方式有两种：,I/O,与内存统一编址和,I/O,独立编址,；,特点,：,I/O,与内存统一编址方式的,I/O,地址采用,与主存单元地址完全一样,的格式，,I/O,设备和主存占用,同一个,地址空间，,CPU,可,像访问主存一样,访问,I/O,设备，,不需要安排专门的,I/O,指令,。,I/O,独立编址方式时机器为,I/O,设备专门安排一套完全不同于主存地址格式的地址编码，此时,I/O,地址与主存地址是,两个独立的空间,，,CPU,需要通过,专门的,I/O,指令,来访问,I/O,地址空间。,2,2.,简要说明,CPU,与,I/O,之间传递信息可采用哪几种联络方式？它们分别用于什么场合？答：,CPU,与,I/O,之间传递信息常采用三种联络方式：,直接控制（立即响应）、同步、异步。,适用场合分别为：,直接控制,适用于结构极简单、速度极慢的,I/O,设备，,CPU,直接控制,外设处于某种状态而无须联络信号。,同步方式,采用,统一的时标,进行联络，适用于,CPU,与,I/O,速度差不大，近距离传送的场合。,异步方式,采用,应答机制,进行联络，适用于,CPU,与,I/O,速度差较大、远距离传送的场合。,3,4,.试比较程序查询方式、程序中断方式和DMA方式对CPU工作效率的影响。答：,程序查询方式：使CPU的操作和外围设备的操作能够同步，但是外围设备动作很慢，程序进入查询循环时将白白浪费掉CPU很多时间。所以CPU工作效率很低。程序中断方式：外围设备用来“主动”通知CPU，当一个中断发生时，CPU暂停它的现行程序，而转向中断处理程序，从而可以输入或输出一个数据。当中断处理完毕后，CPU又返回到它原来的任务，并从它停止的地方开始执行程序。与程序查询方式相比，对CPU工作效率的影响有所减少。DMA方式：DMA控制器从CPU完全接管对总线的控制，数据交换不经过CPU，而直接在内存和外围设备之间进行，以高速传送数据。所以DMA方式对CPU工作效率的影响大大减少,4,6.,字符显示器的接口电路中配有,缓冲存储器,和,只读存储器,，各有何作用？解：显示缓冲存储器的作用是支持屏幕扫描时的反复,刷新,；只读存储器作为,字符发生器,使用，他起着将字符的,ASCII,码转换为字形点阵,信息的作用。,5,8.,某计算机的,I/O,设备采用异步串行传送方式传送字符信息。字符信息的格式为,一位起始位、七位数据位、一位校验位和一位停止位。,若要求每秒钟传送,480,个字符,，那么该设备的数据传送速率为多少？解：,480,10=4800,位,/,秒,=4800,波特；,波特,是数据传送速率波特率的,单位,。,6,10.,什么是,I/O,接口,?,它与,端口,有何区别？,为什么,要设置,I/O,接口？,I/O,接口如何,分类,？解：,I/O,接口一般指,CPU,和,I/O,设备间的,连接部件,；,I/O,端口一般指,I/O,接口中的各种,寄存器,。,I/O,接口和,I/O,端口是两个不同的概念。一个接口中往往包含,若干个,端口，因此,接口地址,往往包含有若干个,端口地址,。,7,由于,I/O,设备的物理结构和工作速率一般与主机,差异,很大，无法,直接,相连，因此通常通过,I/O,接口,进行连接。,I/O,接口分类方法,很多,，主要有：,按数据传送方式,分，有,并行,接口和,串行,接口两种；按数据传送的,控制方式,分，有,程序控制,接口、,程序中断,接口、,DMA,接口三种。,8,12.,结合,程序查询方式的接口,电路，说明其工作过程。解：,程序查询接口工作过程,如下（以输入为例）：,1,）,CPU,发,I/O,地址,地址总线,接口,设备选择器译码,选中，发,SEL,信号,开命令接收门；,2,）,CPU,发,启动,命令,D,置,0,，,B,置,1,接口向设备发启动命令,设备开始工作；,3,）,CPU,等待,，输入设备读出数据,DBR,；,4,）外设工作,完成,，完成信号,接口,B,置,0,，,D,置,1,；,5,）准备,就绪,信号,控制总线,CPU,；,6,）,输入,：,CPU,通过,输入指令,（,IN,）将,DBR,中的数据取走；,9,若为,输出,，除数据传送方向相反以外，其他操作与输入类似。工作过程如下：,1,）,CPU,发,I/O,地址,地址总线,接口,设备选择器译码,选中，发,SEL,信号,开命令接收门；,2,）,输出,：,CPU,通过,输出指令,（,OUT,）将数据放入接口,DBR,中；,3,）,CPU,发,启动,命令,D,置,0,，,B,置,1,接口向设备发启动命令,设备开始工作；,4,）,CPU,等待,，输出设备将数据,从,DBR,取走；,5,）外设工作,完成,，完成信号,接口,B,置,0,，,D,置,1,；,6,）准备,就绪,信号,控制总线,CPU,，,CPU,可通过指令,再次,向接口,DBR,输出数据，进行第二次传送。,10,13.,说明,中断向量地址,和,入口地址,的区别和联系。解：中断向量地址和入口地址的,区别,：,向量地址,是硬件电路（向量编码器）产生的中断源的内存地址编号，,中断入口地址,是中断服务程序首址。中断向量地址和入口地址的,联系,：中断向量地址可理解为中断服务程序,入口地址指示器,（入口地址的地址），通过它访存可获得中断服务程序入口地址。,11,14.,在什么条件下，,I/O,设备可以向,CPU,提出,中断请求,？解：,I/O,设备向,CPU,提出中断请求的,条件,是：,I/O,接口中的设备工作完成状态为,1,（,D=1,），中断屏蔽码为,0,（,MASK=0,），且,CPU,查询中断时，中断请求触发器状态为,1,（,INTR=1,）。,12,16.,在什么,条件,和什么,时间,，,CPU,可以,响应,I/O,的中断请求？解：,CPU,响应,I/O,中断请求的,条件和时间,是：当中断允许状态为,1,（,EINT=1,），且,至少有一个中断请求,被查到，则在,一条指令执行完,时，响应中断。,13,17.,某系统对输入数据进行取样处理，每抽取一个输入数据，,CPU,就要中断处理一次，将取样的数据存至存储器的缓冲区中，该中断处理需,P,秒,。此外，缓冲区内每存储,N,个,数据，主程序就要将其取出进行处理，这个处理需,Q,秒,。试问该系统可以,跟踪到每秒多少次中断请求？,14,解：这是一道求,中断饱和度,的题，要,注意,主程序对数据的处理不是中断处理，因此,Q,秒不能算在中断次数内。,N,个数据所需的处理时间,=P,N+Q,秒 平均每个数据所需处理时间,=,（,P,N+Q,）,/N,秒；求倒数得：该系统,跟踪到的每秒中断请求数,=N/,（,P,N+Q,）次。,15,19.,在程序中断方式中，磁盘申请中断的优先权高于打印机。当打印机正在进行打印时，磁盘申请中断请求。试问,是否要将打印机输出停下来,，等磁盘操作结束后，打印机输出才能继续进行？为什么？解：这是一道,多重中断,的题，由于磁盘中断的优先权高于打印机，因此,应将打印机输出停下来,，等磁盘操作结束后，打印机输出才能继续进行。因为打印机的速度比磁盘输入输出的速度慢，并且暂停打印不会造成数据丢失。,16,22.,程序查询,方式和,程序中断,方式都是通过“程序”传送数据，两者的,区别,是什么？答：程序查询方式通过“程序”传送数据时，程序对,I/O,的控制包括了,I/O,准备,和,I/O,传送,两段时间。由于,I/O,的工作速度比,CPU,低得多，因此程序中要反复询问,I/O,的状态，造成“,踏步等待,”，,严重浪费,了,CPU,的工作时间。而程序中断方式虽然也是通过“程序”传送数据，但程序仅对,I/O,传送阶段,进行控制，,I/O,准备阶段不需要,CPU,查询。故,CPU,此时照样可以运行现行程序，与,I/O,并行工作,，大大提高了,CPU,的工作效率。,17,26.,什么是,多重中断,？实现多重中断的,必要条件,是什么？解：多重中断是指：当,CPU,执行某个中断服务程序的过程中，发生了更高级、更紧迫的事件，,CPU,暂停,现行中断服务程序的执行,，转去处理该事件的中断，处理完返回现行中断服务程序继续执行的过程。实现多重中断的,必要条件,是：在现行中断服务期间，中断允许触发器为,1,，即,开中断,。,18,28.CPU,对,DMA,请求和中断请求的响应时间,是否一样,？为什么？解：,CPU,对,DMA,请求和中断请求的响应时间,不一样,，因为两种方式的交换速度相差很大，因此,CPU,必须以更短的时间间隔查询并响应,DMA,请求（,一个存取周期末,）。,19,30.,在,DMA,的工作方式中，,CPU,暂停方式和周期挪用方式的,数据传送流程,有何不同？画图说明。解：两种,DMA,方式的工作流程见下页，其,主要区别在于传送阶段，现行程序是否完全停止访存。,20,停止,CPU,访存,方式的,DMA,工作流程如下：,现行程序,CPU DMAC I/O,DMA,预处理：,向,DMAC,送,MM,缓冲区,首址；,I/O,设备,地址；,交换个数；,启动,I/O,现行程序,开始工作,启动,I/O,准备,就绪,DMA,请求,I/O,数据送,BR,或,(BR),送,I/O,总线请求,现行程序,A,A,数据传送：,响应，,停止,CPU,访存,准备下,个数据,(AR),送,MM(MAR),；,(AR)+1,；,R/W,(BR),送,MDR,；,WC,减,1,；,就绪,DMA,请求,现,行,程,序,等,待,B,I/O,数据送,BR,或,(BR),送,I/O,C,D,让出,总线,21,CPU DMAC I/O,B C D,准备下个数据,(AR),送,(MAR),；,(AR)+1,；,R/W,(BR),送,MDR,；,WC,减,1,；,中断请求,现行程序,响应中断,后处理：,中断服务程序：,校验、错误检测、停止外设,或再启动及初始化。,现行程序,I/O,停止,WC=0,现,行,程,序,等,待,22,周期窃取方式的,DMA,工作流程如下：,现行程序,CPU DMAC I/O,DMA,预处理：,向,DMAC,送,MM,缓冲区,首址；,I/O,设备,地址；,交换个数；,启动,I/O,现行程序,开始工作,启动,I/O,准备,就绪,DMA,请求,I/O,数据送,BR,或,(BR),送,I/O,总线请求,现行程序,A,A,数据传送：,响应，,让出一个,MM,周期,准备下,个数据,(AR),送,MM(MAR),；,(AR)+1,；,R/W,(BR),送,MDR,；,WC,减,1,；,就绪,DMA,请求,现行程序,总线请求,B,I/O,数据送,BR,或,(BR),送,I/O,C,D,23,CPU DMAC I/O,B C D,数据传送：,响应，,让出一个,MM,周期,准备下个数据,(AR),送,(MAR),；,(AR)+1,；,R/W,(BR),送,MDR,；,WC,减,1,；,中断请求,现行程序,响应中断,后处理：,中断服务程序：,校验、错误检测、停止外设,或再启动及初始化。,现行程序,I/O,停止,WC=0,24,31.,假设某设备向,CPU,传送信息的最高频率是,40K,次,/,秒,，而相应的中断处理程序其执行时间为,40,s,，试问该外设,是否可用程序中断,方式与主机交换信息，为什么？解：该设备向,CPU,传送信息的时间间隔,=1/40K=0.025,10,3,=,25s 40,s,则：该外设,不能用程序中断方式,与主机交换信息，因为其中断处理程序的执行速度比该外设的交换速度慢。,25,32.,设磁盘存储器转速为,3000,转,/,分,，分,8,个扇区,，每扇区存储,1K,字节,，主存与磁盘存储器数据传送的宽度为,16,位,（即每次传送,16,位）。假设一条指令最长执行时间是,25,s,，是否可采用,一条指令执行结束时响应,DMA,请求,的方案，为什么？若不行，应采取什么方案？,26,解：先算出磁盘传送速度，然后和指令执行速度进行比较得出结论。道容量,=1KB,816=1K 8 8 16 =1K 4=,4K,字数传率,=4K,字,3000,转,/,分,=4K,字,50,转,/,秒,=,200K字/秒,一个字的传送时间,=1/200K,字,/,秒,=,5s,5 s,25,s,，所以,不能采用一条指令执行结束响应,DMA,请求的方案,，应采取,每个,CPU,机器周期末,查询及响应,DMA,请求的方案（通常安排,CPU,机器周期,=MM,存取周期）。,27,33.,试从下面七个方面比较程序查询、程序中断和,DMA,三种方式的,综合性能,。（,1,）数据传送依赖软件还是硬件；（,2,）传送数据的基本单位；（,3,）并行性；（,4,）主动性；（,5,）传输速度；（,6,）经济性；（,7,）应用对象。,解：比较如下：,（,1,）程序查询、程序中断方式的数据传送主要依赖,软件,，,DMA,主要依赖,硬件,。,28,（,2,）程序查询、程序中断传送数据的基本单位为,字,或,字节,，,DMA,为,数据块,。（,3,）程序查询方式传送时，,CPU,与,I/O,设备,串行,工作；程序中断方式时，,CPU,与,I/O,设备,并行,工作，现行程序与,I/O,传送,串行,进行；,DMA,方式时，,CPU,与,I/O,设备,并行,工作，现行程序与,I/O,传送,并行,进行。,29,（,4,）程序查询方式时，,CPU,主动,查询,I/O,设备状态；程序中断及,DMA,方式时，,CPU,被动,接受,I/O,中断请求或,DMA,请求。（,5,）程序中断方式由于,软件额外开销时间,比较大，因此传输速度最,慢,；程序查询方式软件额外开销时间基本没有，因此传输速度,比中断快,；,DMA,方式基本由硬件实现传送，因此速度最,快,；,30,（,6,）程序查询接口硬件结构最简单，因此最,经济,；程序中断接口硬件结构稍微复杂一些，因此,较经济,；,DMA,控制器硬件结构最复杂，因此,成本最高,；（,7,）程序中断方式适用于,中、低速,设备的,I/O,交换；程序查询方式适用于,中、低速,实时处理过程；,DMA,方式适用于,高速,设备的,I/O,交换；,31,补充题,：一、某,CRT,显示器可显示,64,种,ASCII,字符，每帧可显示,72,字,24,排,；每个字符字形采用,7,8,点阵,，即横向,7,点，字间间隔,1,点,，纵向,8,点，排间间隔,6,点,；帧频,50Hz,，采取逐行扫描方式。假设不考虑屏幕四边的,失真,问题，且行回扫和帧回扫均占扫描时间的,20%,，问：,1,）,显存容量,至少有多大？,2,）,字符发生器（,ROM,）容量,至少有多大？,3,）显存中存放的是,那种信息,？,4,）显存地址与屏幕显示,位置如何对应,？,32,5,）设置,哪些计数器,以控制显存访问与屏幕扫描之间的同步？它们的,模,各是多少？,6,）,点时钟频率,为多少？解：,1,）显存最小容量,=72,248=1728B 2,）,ROM,最小容量,=64,8,行,8,列,=512B,（含字间隔,1,点）,3,）显存中存放的是,ASCII,码,信息。,4,）显存每个地址对应一个字符显示位置，显示位置,自左至右,，,从上到下,，分别对应缓存地址,由低到高,。,5,）设置,点计数器、字计数器、行计数器、排计数器,控制显存访问与屏幕扫描之间的同步。,33,它们的模计算如下：点计数器模,=7+1=8,行计数器模,=8+6=14,字、排计数器的模不仅与扫描正程时间有关，而且与扫描逆程时间有关，因此计算较为复杂。列方程,：（,72+x,）,0.8=72,（,24+y,）,0.8=24,解方程得：,x=18,，,y=6,，则：字计数器模,=72+18=90,排计数器模,=24+6=30 6,）点频,=50Hz,30,排,14,行,90,字,8,点,=15 120 000Hz =15.12MHz,34,二、有一编码键盘，其键阵列为,8,行,16,列,，分别对应,128,种,ASCII,码,字符，采用,硬件扫描方式,确认按键信号，问：,1,）,扫描计数器,应为多少位？,2,）,ROM,容量,为多大？,3,）若行、列号均从,0,开始编排，则当第,5,行第,7,列的键表示字母“,F”,时，,CPU,从键盘读入的二进制编码应为多少（设采用奇校验）？,4,）参考教材图,5.15,，画出该键盘的,原理性逻辑框图,；,5,）如果不考虑校验技术，此时,ROM,是否可省,？,35,解：,1,）扫描计数器,=7,位 （与键的个数有关）,2,）,ROM,容量,=128,8=128B,（与字符集大小有关）,3,）,CPU,从键盘读入的应为字符“,F”,的,ASCII,码,=01000110,，其中最高位为奇校验位。,4,）该键盘的原理性逻辑框图见下页，与教材图,5.15,类似，主要需标明参数。,5,）如果不考虑校验技术，并按,ASCII,码位序设计键阵列，则,ROM,编码表可省，此时,7,位计数器输出值即为,ASCII,码。,36,8X16,键盘矩阵,该键盘的原理性逻辑框图如下：,七位,计数器,时钟,发生器,ROM,128B,CPU,列译码器,4:16,行,译,码,器,3:8,中断,触发器,单,稳,延,迟,-RD,-CS,地址译码输入,37,三、一针式打印机采用,7,9,点阵,打印字符，每行可打印,132,个字符,，共有,96,种,可打印字符，用,带偶校验位,的,ASCII,码,表示。问：,1,）,打印缓存容量,至少有多大？,2,）,字符发生器容量,至少有多大？,3,）,列计数器,应有多少位？,4,）,缓存地址计数器,应有多少位？解：,1,）打印缓存最小容量,=132,8 =132B,（考虑偶校验位）,2,）,ROM,最小容量,=96,7,列,9,行,=672,9,位,38,3,）列计数器,=3,位 （,7,列向上取,2,的幂）,4,）缓存地址计数器,=8,位 （,132,向上取,2,的幂）,返回,目录,39,