计算机系统结构试题及答案(六).docx

计算机系统结构试题及答案
第一部分选择题
一、单项选择题本大题共10小题，每小题1分，共10分）
1. 以软件为主实现的机器称为p26
A模型机器.模拟机B
C.虚拟机器D.实际机器
2. 下列关于系列机软件兼容描述正确的是P40
A•系列机软件必须保证向后兼容，力争向前兼容
B•系列机软件必须保证向下兼容，力争向前兼容
C. 系列机软件必须保证向前兼容，力争向上兼容
D. 系列机软件必须保证向下兼容，力争向后兼容
3. 浮点数阶值采用二进制p位、尾数基值位rm，则该浮点数的最大阶值为p63
A 2pB. 2p-1
C. 2p-1D. 2p-1-1
4. 为了使任何时候所需的信息都只用一个存储周期访问到，信息在主存中存放的地址要求
是p73
A地址最低位为0B.地址最高位为0
C.该信息宽度的一半D.该信息宽度的整数倍
5. 存储器的最大频宽是指p98
A存储器瞬时访问的频宽
B. 存储器最大的传输速率
C. 存储器连续访问时的频宽
D. 存储器的实际传输速率
6. 总线控制定时查询方式的控制线的线数为p111
A. ftog N-|B. 1+ 由ogN-|
C. 2+ lo^N-D. 3+ lo^N-
7. 存储层次构成的主要依据是p127
A CPU的速度.主存器件 B
C程序设计语言D.程序的局部性
8. 相联存储器的访问依据是
A内容B.地址
C速度D.周期
9. 并行向量处理的互联网络是
A交换开关B.纵横交叉开关
C.单总线D.多总线
10. 从指令和数据的多倍性来看，阵列机属于
A单指令流单数据流
B. 单指令流多数据流
C. 多指令流单数据流
D. 多指令流多数据流
第二部分非选择题
二、填空题本大题共10小题，每小题2分，共20分）
请在答题卡上作答。
11. 软件的功能可以用―硬件或_―固件――实现。
12. 指令由―操作码和一地址码两部分组成。p75
13. 计算机应用可归纳为向上升级的4类：数据处理、―信息处理―知识处理
和智能处理。p44~p45
14. 浮点数下溢处理的精度损失对―系统程序和―应用程序设计者都是透明
的。p69
15. 适当选择好Cache的容量、块的大小、组相联的-组数和组内的-块数，
可以保证有较高的命中率。
16. 能够并行读出多个CPU字的单体多字和―多体单字―多体多字的交叉访
问主存系统被称为并行主存系统。p1
17. 中断系统的软、硬件功能分配实质上是中断一处理程序软件和中断一响应硬件 的功能分配。p107
18. 页式存储是把一主存空间和一程序空间都机械地等分成固定大小的页，按
页顺序编号。p131
19. 主存空间数据相关是相邻两条指令之间出现对主存
同一单元要求―先写而后读的关联。
20. 将二维数组中各元素在存储器中一错位存放可以使行或列的各元素都能并行访
问，但会造成一主对角线上各元素的并行访问冲突。
三、简答题本大题共5小题，每小题6分，共30分）
请在答题卡上作答。
21. 简述指令字格式优化的措施。p80
答：⑴采用扩展操作码，并根据指令的频度Pj的分布状况选择适合的编码方式，以缩短操 作码的平均码长；
⑵采用多种寻址方式，以缩短地址码的长度，并在有限的地址长度内提供更多的地址信
息；
⑶采用0、1、2、3等多种地址制，以增强指令的功能；
⑷在同种地址制内再采用多种地址形式，让每种地址字段可以有多种长度，且让长操作码
与短操作码进行组配；
⑸在维持指令字在存储器中按整数边界存储的前提下，使用多种不同的指令字长度。
22. 简述引入数据表示的原则。p61
答：⑴看系统的效率是否有显著提高，包括实现时间和存储空间是否有显著减少；实现时 间是否减少又主要看主存和处理机之间传递的信息量是否减少；
⑵看引入这种数据表示后，其通用性和利用率是否提高。如果只对某种数据结构的实现效 率高、而对其他数据结构的实现效率低，或应用较少，将导致性价比下降。
23. 简述数组多路通道的数据传输方式。p119
答：数组多路通道在每选择好一台设备后，要连续传送完固定K个字节的成组数据后，才 能释放总线，通道再去选择下一台设备，再传送该设备的K个字节。如此，以成组方式轮 流交叉地为多台高速设备服务。设备要想传送N个字节，就需要先给^/K~1次申请使用通 道总线才行。
24. 简述机群系统相对于传统的并行系统的优点。
答:⑴系统有高的性能价格比；
⑵系统的开发周期短；
⑶系统的可扩展性好；
⑷系统的资源利用率高；
⑸用户投资风险小；
⑹用户编程方便。
25. 简述SIMD系统的互连网络的设计目标。
答：⑴结构不要过于复杂，以降低成本；
⑵互联要灵活，以满足算法和应用的需求；
⑶处理单元间信息交换所需传送步数尽可能少，以提高速度性能；
⑷能用规整单一的基本构件组合而成，或经多次通过或多级连接来实现复杂的互联，使模 块性好，以便于用VLSL实现并满足系统的可扩展性。
四、简单应用题（本大题共2小题，每小题10分，共20分）
请在答题卡上作答。
26. 给出N=8的蝶式变换，如图题26图所示。
⑴写出互连函数关系。
⑵如果采用omega网络，需几次通过才能完成此变换？
。。0
。。1
。。2
。。3
。。4
。。5
。。6
。。7
题26图
解：⑴互联函数关系：f（pP1P0）=P0P1P2
⑵如果处理单元设有屏蔽位控制硬件，可让PE。、pe2、PE5和PE7均处于屏蔽，
PE. PE3、PE4和PE6为活跃，只需要在omega网络上通过一次，传输路径无冗余。
如果处理单元未设置屏蔽位控制硬件，就需要在omega网络上通过两次，此时，传输路径 就会出现很多冗余。
27. 由3位数（其中最低位为下溢处理的附加位）经ROM查表舍入法，下溢处理成2位结 果，设计使下溢处理平均误差接近于0的ROM表，列出ROM编码表的地址与内容的对应 关系。
解：3位数的ROM下溢处理表共有23=8个地址，地址码为0~111,每个地址存放一个处 理结果。
下溢处理平均处理误差接近于0的ROM处理表如图27所示
地址
0
1
010
011
1
101
110
111
内容

01
01
10
10
11
11
11
图27
五、综合应用题本大题共2小题，每小题10分，共20分) 请在答题卡上作答。
28. 如果通道在数据传送期中，选择设备的时间［为10 s,传送一个字节数据需要的时间 Td为 0.5 s。
(1) 某低速设备每隔5发出一个字节数据请求，至多可接几台这种设备？
(2) 对于题28表所示的低速设备，一次通信传送的字节数不少于1024个字节，则哪些设 备可挂？哪些设备不可挂？
设备
A
B
C
D
E
F
设备速率 f./B • s-
1
1/0.1
1/0.6
1/0.2
1/0.25
1/0.8
1/0.55

题28表 A~设备的速率
解：⑴低速设备每隔5发出一个字节的数据传送请求，挂低速设备的通道应按字节 多路通道方式工作，极限流量•匕戟. byte=l/(T+TD)
如果所挂的台数为m，设备的速率4实际就是设备发出的字节传送请求的间隔时间的倒
数，相同设备，速率之和为m f。为了不丢失信息，应满足：
l/(T+TD)》m f
于是m应满足：
m <1/侦+*)• f=5/ ( 10+0.5 ) =48
所以至多可挂48台低速设备。
⑵
如题皿表质示为低速设备，此通道是逸择通道”如舞通道上挂有尽台没备，痍 选择通道的极限流量为：
=底3=成板=葺房"分)
限制通道上防挂的设备波率
f W W——奸半-板孑技知1分)
71°
即：£弼抵K 分)
报密题涉表虱包,只能挫取知F设备,“分设备因为速率超过Jgy ,
所以不前挂 C1分)
29. 有以下FORK、JOIN写成的在多处理机上并行执行的程序:
10 U=A+B
FORK 30
20 V=U/B
JOIN 2
GOTO 40
30 W=A*U
JOIN 2
40 FORK 60
50 X=W-V
JOIN 2
GOTO 70
60 Y=W*U
JOIN 2
70 Z=X/Y
假设现为两台处理机，除法速度最慢，加、减法速度最快，画出该程序在两台处理机上运 行时的资源时空图。
解：如答29图。
•答豹图

计算机系统结构试题及答案
一、选择题（50分，每题2分，正确答案可能不只一个，可单选 或复选）
1. （CPU周期、机器周期）是内存读取一条指令字的最短时间。
2. （多线程、多核）技术体现了计算机并行处理中的空间并行。
3. （冯 诺伊曼、存储程序）体系结构的计算机把程序及其操作 数据一同存储在存储器里。
4. （计算机体系结构）是机器语言程序员所看到的传统机器级所具 有的属性，其实质是确定计算机系统中软硬件的界面。
5. （控制器）的基本任务是按照程序所排的指令序列，从存储器取 出指令操作码到控制器中，对指令操作码译码分析，执行指令操 作。
6. （流水线）技术体现了计算机并行处理中的时间并行。
7. （数据流）是执行周期中从内存流向运算器的信息流。
8. （指令周期）是取出并执行一条指令的时间。
9. 1958年开始出现的第二代计算机，使用（晶体管）作为电子器 件。
10.1960年代中期开始出现的第三代计算机，使用（小规模集成电 路、中规模集成电路）作为电子器件。
11.1970年代开始出现的第四代计算机，使用（大规模集成电路、 超大规模集成电路）作为电子器件。
12. Cache存储器在产生替换时，可以采用以下替换算法：（LFU算 法、LRU算法、随机替换）。
13. Cache的功能由（硬件）实现，因而对程序员是透明的。
14. Cache是介于CPU和（主存、内存）之间的小容量存储器，
能高速地向CPU提供指令和数据，从而加快程序的执行速度。
15. Cache由高速的（SRAM）组成。
16. CPU的基本功能包括（程序控制、操作控制、时间控制、数据加
工）。
17. CPU的控制方式通常分为：（同步控制方式、异步控制方式、联
合控制方式）反映了时序信号的定时方式。
18. CPU的联合控制方式的设计思想是：（在功能部件内部采用同步 控制方式、在功能部件之间采用异步控制方式、在硬件实现允许 的情况下，尽可能多地采用异步控制方式）。
19. CPU的同步控制方式有时又称为（固定时序控制方式、无应答控 制方式）。
20. CPU的异步控制方式有时又称为（可变时序控制方式、应答控制 方式）。
21. EPROM是指（光擦可编程只读存储器）。
22. MOS半导体存储器中，（DRAM）可大幅度提高集成度，但由于
（刷新）操作，外围电路复杂，速度慢。
23. MOS半导体存储器中，（SRAM）的外围电路简单，速度（快）， 但其使用的器件多，集成度不高。
24. RISC的几个要素是（一个有限的简单的指令集、CPU配备大量的 通用寄存器、强调对指令流水线的优化）。
25. 奔腾CPU采用2条指令流水线，能在1个时钟周期内发射2条简 单的整数指令，也可发射（1）条浮点指令。
26. 奔腾CPU的大多数简单指令用硬布线控制实现，在1个时钟周期 内执行完毕。而对于用微程序实现的指令，也在（2、3）个时钟 周期内执行完毕。
27. 奔腾CPU的外部中断是由CPU的外部硬件信号引发的，包括（可
屏蔽中断、非屏蔽中断）。
28. 奔腾CPU的异常中断是由指令执行引发的，包括（执行异常、执 行软件中断指令）。
29. 奔腾CPU是Intel公司生产的一种（超标量）流水处理器。
30. 程序控制类指令的功能是（改变程序执行的顺序）。
31. 从CPU来看，增加Cache的目的，就是在性能上使（主存、内 存）的平均读出时间尽可能接近Cache的读出时间。
32. 从执行程序的角度看，最低等级的并行是（指令内部）并行。
33. 从执行程序的角度看，最高等级的并行是（作业级、程序级）并 行。
34. 存储器堆栈是由程序员设置出来作为堆栈使用的一部分（主存储 器）。
35. 当CPU和主存进行信息交换，即CPU （向主存存入数据、从主存 读出数据、从主存读出指令）时，都要使用地址寄存器和数据寄 存器。
36. 当代总线分为（数据传送总线、仲裁总线、中断和同步总线、公 用线）。
37. 当代总线是一些标准总线，追求与（技术、结构、CPU、厂家） 无关的开发标准。
38. 当执行指令时，CPU能自动（递增）程序计数器的内容，使其始 终保持将要执行的下一条指令的主存地址，为取下一条指令做好 准备。
39. 到目前为止，使用最为广泛的计算机形态是：（嵌入式计算 机）。
40. 堆栈是一种特殊的数据寻址方式，基于（FILO、LIFO）原理。
41. 堆栈寻址方式中，设A为累加器，SP为堆栈指示器，M为SP指
SP
示的栈顶单元。如果进栈操作的动作顺序是（A）tMsp，（SP）-1t
SP，那么出栈操作的动作顺序应为（（SP）+1tSP, （Msp）- a）o
42. 冯 诺伊曼体系结构的计算机具有共同的基本配置，即具有几大 部件：运算器、控制器、（I/O设备、存储器）。
43. 冯诺依曼计算机体系结构的主要特点是（使用二进制数、存储 程序）。
44. 冯诺依曼型计算机的设计思想是（存储程序并按地址顺序执 行）。
45. 广义地讲，并行性中的并发性是指两个以上事件在（同一时间间 隔内）发生。
46. 广义地讲，并行性中的同时性是指两个以上事件在（同一时刻） 发生。
47. 计算机的专用和通用是根据计算机的（效率、速度、价格、运行 的经济性和适应性）来划分的。
48. 寄存器堆栈是（CPU ）中设置的一组专门用于堆栈的寄存器。
49. 具有相同（计算机体系结构）的计算机，可以采用不同的（计算 机组成）。
50. 开发RISC系统的目标是：（使处理器的结构更简单，更合理、 提高处理器的性能、提高处理器的执行效率、降低处理器的开发 成本）。
51. 流水CPU通常由（指令部件、指令队列、执行部件）等几个部分 组成，这几个功能部件可以组成一个多级流水线。
52. 奇偶校验无法检测（偶数个、偶数个）错误，更无法识别错误信 息的（位置、内容）。
53. 取出和执行任何一条指令所需的最短时间为（2）个CPU周期。
54. 世界上第一台通用电子数字计算机ENIAC使用（电子管）作为电 子器件。
55. 适配器的作用是保证（I/O设备）用计算机系统特性所要求的形 式发送或接收信息。
56. 双端存储器是一种高速工作的存储器，指同一个存储器具有两 组相互独立的（读写）控制线路，可以对存储器中（任何）位置 上的数据进行独立的存取操作。
57. 通用计算机可分为（超级计算机、大型机、服务器、工作站）、 微型机和单片机。
58. 微程序控制器的基本思想是：将微操作控制信号按一定规则进行 编码，形成（微指令），存放到一个只读存储器里。当机器运行 时，一条又一条地读出它们，从而产生全机所需要的各种操作控 制信号，使相应部件执行所规定的操作。
59. 为了解决多个主设备同时（竞争）总线（控制）权的问题，必须 具有总线仲裁部件，以某种方式选择其中一个主设备作为总线的 下一次主方。
60. 为了提高浮点数的表示精度，当尾数不为（0）时，通过修改阶 码并移动小数点，使尾数域的最高有效位为（1），这称为浮点 数的规格化表示。
61. 为了执行任何给定的指令，必须对指令操作码进行测试，以便识 别所要求的操作，CPU中的（指令译码器）就是完成这项工作 的。
62. 相对于硬布线控制器，微程序控制器的优点在于（结构比较规 整、复杂性和非标准化程度较低、增加或修改指令较为容易）。
63. 相联存储器是以（关键字、内容）来访问存储器的。
64. 虚拟存储器可看作是一个容量非常大的（逻辑）存储器，有了 它，用户无需考虑所编程序在（主存）中是否放得下或放在什么 位置等问题。
65. 虚拟地址空间的大小实际上受到（辅助存储器）容量的限制。
66. 虚拟地址由（编译程序）生成。
67. —个计算机系统可以在不同的并行等级上采用流水线技术。按照 流水的级别，流水线可分类为（算术流水线、指令流水线、处理 机流水线、宏流水线）。
68. —条机器指令是由若干条（微指令）组成的序列来实现的，而机
器指令的总和便可实现整个指令系统。
69. —条机器指令是由若干条微指令组成的序列（通常叫做（微程 序））来实现的，而机器指令的总和便可实现整个指令系统。
70. 一条指令中的操作数地址，可以有（0、1、2、3）个。
71. —种（计算机组成）可以采用多种不同的（计算机实现）。
72. 以下4种类型指令中，执行时间最长的是（SS型指令）。
73. 以下4种类型指令中，执行时间最短的是（RR型指令）。
74. 以下关于流水线技术的描述中，正确的是（就一条指令而言，其 执行速度没有加快、就程序执行过程的整体而言，程序执行速度 大大加快、适合于大量的重复性的处理）。
75. 以下句子中，正确的是（CPU中的微程序是可重写的、可以通过 修改成品CPU来改变CPU的译码方式）。
76. 以下句子中，正确的是（各条指令的取指阶段所用的CPU周期 是完全相同的、由于各条指令的功能不同，指令的执行阶段所用 的CPU周期是各不相同的）。
77. 以下句子中，正确的是（一条指令的取出阶段需要1个CPU周期 时间、一条指令的执行阶段需要至少1个CPU周期时间）。
78. 以下指令存在哪些类型的数据相关？（RAW相关、WAW相关）
LAD R6, B; M（B） R6, M（B）是存储器单元
MUL R6, R7; （R6） x（R7） R6
79. 以下指令存在哪些类型的数据相关？ （WAR相关）
STA M （x） , R3 ; （R3）->M（x）, M（x）是存储器单元
ADD R3 , R4 , R5 ; （R4） + （R5）->R3
80. 以下指令存在哪些类型的数据相关？ （WAW相关）
MUL R3, Rl, R2 ; （Rl） x（R2）->R3
ADD R3, R4, R5 ; （R4） + （R5）->R3
81. 硬布线控制器的特点是（设计非常复杂，且代价很大、调试非常 复杂，且代价很大、速度较快，主要取决于逻辑电路的延迟）。
82. 运算型指令的寻址与转移型指令的寻址，其不同点在于（前者取 操作数，后者决定程序转移地址）。
83. 在（定点）运算中，为了判断溢出是否发生，可采用双符号位检 测法。不论溢出与否，其（最高）符号位始终指示正确的符号。
84. 在CPU中，操作控制器的功能就是根据指令操作码和时序信号， 产生各种操作控制信号，以便正确地建立数据通路，从而完成
（取指令、执行指令、分析指令、取操作数）的控制。
85. 在CPU中，程序计数器用来保存（下一条指令的地址）。
86. 在CPU中，跟踪指令后继地址的寄存器是（程序计数器）。
87. 在CPU中，控制器通常由（程序计数器、指令寄存器、指令译码 器、时序发生器）和操作控制器组成。
88. 在CPU中，数据寄存器用来暂时存放（由主存读出的一条指令、 由主存读出的一个数据字、向主存存入的一条指令、向主存存入 的一个数据字）。
89. 在CPU中，运算器的主要功能是进行（算术运算、逻辑测试、逻
辑运算）。
90. 在CPU中，运算器通常由（算术逻辑单元、累加寄存器、数据寄 存器、状态条件寄存器）组成。
91. 在CPU中，指令寄存器用来保存（当前指令）。
92. 在CPU中，状态条件寄存器（PSW）用来保存（标志位、条件码 、中断信息、状态信息）。
93. 在IEEE 754标准中，对于一个规格化的32位浮点数，其尾数域 所表示的值是（1.M），这是因为规格化的浮点数的尾数域最左
（最高有效位）总是（1），故这一位经常不予存储，而认为隐 藏在小数点的左边，这可以使尾数表示范围多一位，达（24） 位。
94. 在操作控制器中，（微程序控制器）是采用存储逻辑来实现的。
95. 在定点二进制运算器中，减法运算一般通过（补码运算的二进制 加法器）来实现。
96. 在对RISC机器基本概念的描述中，正确的是（RISC机器一定是 流水CPU）。
97. 在对流水CPU基本概念的描述中，正确的是（流水CPU是一种非 常经济而实用的时间并行技术）。
98. 在计算机的流水处理过程中，要使流水线具有良好的性能，必须 使流水线畅通流动，不发生断流。但由于流水过程中会出现（资 源相关、数据相关、控制相关）等相关冲突，实现流水线的不断 流是困难的。
99. 在计算机系统的层次结构中，（高级语言级、汇编语言级）采用 符号语言。
100. 在计算机系统的层次结构中，（微程序设计级、操作系统级、 机器语言级 ）采用二进制数语言。
101. 在计算机系统的层次结构中，属于软件级的是（高级语言级、 汇编语言级）。
102. 在计算机系统的层次结构中，属于软硬件混合级的是（操作系 统级）。
103. 在计算机系统的层次结构中，属于硬件级的是（微程序设计 级、机器语言级）。
104. 在计算机系统中，CPU管理外围设备的方式，除了程序查询之
外，还包括（程序中断、DMA、通道、PPU）。
105. 在计算机中，（CPU对主存的读取、CPU对主存的写入、输入 设备与主存的数据交换、输出设备与主存的数据交换）一般都采 用异步控制方式，以保证执行时的高速度。
106. 在流水CPU中，为了解决执行段的速度匹配问题，一般采用的 方法包括：（将执行部件分为定点执行部件和浮点执行部件两个 可并行执行的部分，分别处理定点运算指令和浮点运算指令、在 浮点执行部件中，包括浮点加法部件和浮点乘/除部件，它们可 以同时执行不同的指令、浮点运算部件以流水线方式工作）。
107. 在流水CPU中，指令部件本身又构成一个流水线，即指令流水
线，由（取指令、指令译码、计算操作数地址、取操作数）等几
个过程段组成。
108. 在流水过程中存在的相关冲突中，（控制相关）是由转移指令 引起的。
109. 在流水过程中存在的相关冲突中，（数据相关）是由于指令之 间存在数据依赖性而引起的。
110. 在流水过程中存在的相关冲突中，（资源相关）是指多条指令 进入流水线后在同一机器周期内争用同一个功能部件所发生的冲 突。
111. 在流水计算机中采用多体交叉存储器，其目的是（解决存储器 的速度匹配问题、使存储器的存取时间能与流水线中其他过程段 的速度相匹配）。
112. 在奇偶校验中，只有当数据中包含有（偶数、奇数）个1时， 偶校验位C=（0、1）。
113. 在一个计算机系统中，宏流水线是指程序步骤的并行，是（处 理机）级流水线。
114. 在一个计算机系统中，算术流水线是指运算操作步骤的并行， 是（部件）级流水线。
115. 在一个计算机系统中，指令流水线是指指令步骤的并行，是 （处理器）级流水线。
116. 在主存与Cache间建立地址映射，有几种不同的地址映射方 式，它们是（全相联映射方式、直接映射方式、组相联映射方 式）。
117. 在总线仲裁方式中，（集中式）仲裁需要（中央仲裁器）。
118. 指令的顺序寻址方式，是指下一条指令的地址由（程序计数 器）给出。
119. 指令的跳跃寻址方式，是指下一条指令的地址由本条指令直接 给出，因此，（程序计数器）的内容必须相应改变，以便及时跟 踪新的指令地址。
120. 指令格式就是（指令字）用二进制代码表示的结构形式。
121. 指令格式中的（操作码）字段，用来表征指令的操作特性与功 能。
122. 指令格式中的地址码字段，通常用来指定参与操作的（操作 数）或其地址。
123. 指令流是取指周期中从内存流向（控制器）的信息流。
124. 中央处理器包括（运算器、控制器、Cache）。
125. 状态条件寄存器（PSW）通常保存（运算结果进/借位标志、运 算结果溢出标志、运算结果为零标志、运算结果符号标志）和运 算结果为负标志。
总线的特性包括（物理特性、功能特性、电气特性、时间特性）。