dds正弦信号发生器设计.doc

梧 州 学 院 课 程 论 文
(2016 -2017学年第1学期)

课程论文题目：DDS正弦信号发生器设计

学生姓名：欧锦生
提交日期： 年 月 日 学生签名：
学 号
201401910036
班级
14级
组员

课程编号

专业
自动化
课程名称
EDA技术
任课教师
黄玉健
教师评语：

成绩评定： 分 任课教师签名： 年 月 日
【摘要】本文主要讨论了Verilog语言的基于DDS的波形发生器的设计从设计要求入手，本文给出了DDS的详细设计过程，包括各个模块的设计思想，电路图，Verilog语言程序代码。其大致思想为通过频率控制字去控制正弦函数的ROM存储表的地址并对应着得到其幅度值，最终达到输出需要波形的目的。
本设计除了完成指定的任务。在此基础上，为了验证实验结果我们通过QuartusII的仿真工具对设计的DDS进行了仿真，并且还进行了理论分析，发现理论和实践结合的较好。

【关键词】FPGA DDS Verilog 波形发生器 Quartus II

1.设计目的
精确地输出正弦波信号及保证信号的高可靠性。
2.设计要求
（1）掌握DDS原理。
（2）用Verilog语言代码或混合式设计一个8位的DDS正弦信号发生器。
（3）下载并应用SinalTab II逻辑分析器显示波形。
（4）可产生8个不同频率的正弦波。
3.设计原理及分析
本波形发生器的设计包含有频率选择。其具体结构见图3-1.
频率选择
波形发生器

图3-1 整体设计方案
3.1DDS基本原理
DDS的基本原理是利用采样定量，通过查表法产生波形。DDS的结构有很多种，其基本的电路原理可用图2-2来表示。

图3-2 DDS基本电路原理图
其中，相位累加器由N位加法器与N位累加寄存器级联构成如图3-3：

图3-3 相频累加器
每来一个时钟脉冲c f ，加法器将控制字k 与累加寄存器输出的累加相位数据相加，把相加后的结果送到累加寄存器的数据输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。这样，相位累加器在时钟作用下，不断对频率控制字进行线性相位加累加。由此可以看出，相位累加器在每一个时钟输入时，把频率控制字累加一次，相位累加器输出的数据就是合成信号的相位，相位累加器的输出频率就是DDS 输出的信号频率。
接着，把相位累加器输出的数据作为波形存储器（ROM）的相位取样地址。这样就可把存储在波形存储器内的波形抽样值（二进制编码经查找表查出（可以看成是一种映射），完成相位到相应幅值转换。
3.2频率选择
基于DDS的波形发生器，其输出波形的频率由两方面决定。一方面是由频率控制字，即波形输出的步长决定；另一方面是由波形点输出的固有频率决定。
DDS 输出信号的频率与基准时钟频率的关系由下式给定：

其中， fc 为基准时钟频率，2N 为波形存储器的字数，N 为相位累加器的位数， k 为频率控制字。一般的, k 小于N。
4.各模块代码及电路原理图
4.1.频率控制字
module f_ctr(sel,f_out,en,reset);

input[2:0] sel;//3位输入
input en,reset;
output[7:0] f_out;

reg[7:0] f_out;// 地址为8位的存储器

always @ (sel)
begin
if(!reset)
f_out <= 8'b00000000;
else if(en)
begin
case(sel)
3'b000:f_out <=8'b00000001;
3'b001:f_out <=8'b00000010;
3'b010:f_out <=8'b00000011;
3'b011:f_out <=8'b00000100;
3'b100f_out <=8'b00000101;
3'b101:f_out <=8'b00000110;
3'b110:f_out <=8'b00000111;
3'b111:f_out <=8'b00001000;
default:f_out <= 8'b00000000;
endcase
end
end
endmodule

4. 2 8位加法器原理图模块

由宏模块生成
4.3 8位寄存器原理图模块

由宏模块生成

4.4正弦波形数据ROM模块

由宏模块生成

4.5 顶层电路原理图

引脚功能说明：
1) 输入引脚
Ø clk:时序同步时钟。该时钟主要用于相位累加器和rom表查询的同时序。它决定了相位累加的速度，也决定了幅度点输出的速度。
Ø f_ctr:频率选择控制字。该输入端有三位，即是：000—111八个数值编码。编码值从000到111分别对应了195khz,390khz,585khz,780khz,975khz,1170khz,1365khz,1560khz的输出波形频率。en:电路工作使能端，高电平有效。
Ø rest:电路工作复位端，低电平有效。
2) 输出引脚
Ø Q:波形输出端。该端口为8位输出端口。

5.仿真图

000

001

010

011

100

101

110

111

图5 波形切换

6结论
自己写

参考文献
【1】 潘松，黄继业，潘明.EDA技术实用教程（第五版）科学出版设.
【2】 陈后金.数字信号处理（第二版）高等教育出版社，2008.
童诗白，化成英.模拟电子技术基础.高等教育出版社，2000.目 录
第一章 总 论 1
第二章 项目提出的背景和必要性 4
第一节 项目建设背景 4
第二节 项目建设的必要性 4
第三节 项目建设的先进性 8
第三章 市场分析与建设规模 10
第一节 市场分析 10
第二节 建设规模 11
第四章 工艺技术方案及设备选型 12
第一节 工艺技术方案 12
第二节 主要设备方案 14
第五章 原料、辅助材料及燃料的供应 17
第一节 主要原材料、辅助材料及公用工程供应来源 17
第二节 主要公用工程用量及供应 18
第六章 厂址选择和建设条件 19
第一节 厂址选择 19
第二节 建设条件 19
第七章 总图运输、土建及公用工程 22
第一节 总平面布置及运输 22
第二节 土建方案 23
第三节 公用工程 24
第八章 节 能 29
第一节 用能标准及设计规范 29
第二节 项目能源消耗种类及消耗情况 30
第三节 项目节能措施及效果分析 31
第九章 环境保护 33
第十章 劳动安全卫生及消防 36
第一节 劳动安全卫生 36
第二节 消 防 38
第十一章 机构组织与人力资源配置 41
第十二章 工程进度安排 43
第十三章 投资估算和资金筹措 45
第十四章 财务评价 47
第十五章　风险分析 50
第一节 项目主要风险因素识别及应对措施 50
第二节 项目风险因素和风险程度分析表 51
第十六章 结论与建议 54

【3】