PCB布板布线规则.doc

细述PCB板布局布线基础规则

    PCB又被称为印刷电路板（Printed Circuit Board）, 它能够实现电子元器件间线路连接和功效实现, 也是电源电路设计中关键组成部分。今天就将以本文来介绍PCB板布局布线基础规则。

   一、 元件布局基础规则
   1. 按电路模块进行布局, 实现同一功效相关电路称为一个模块, 电路模块中元件应采取就近集中标准, 同时数字电路和模拟电路分开;2.定位孔、 标准孔等非安装孔周围1.27mm 内不得贴装元、 器件, 螺钉等安装孔周围3.5mm（对于M2.5）、 4mm（对于M3）内不得贴装元器件;3. 卧装电阻、 电感（插件）、 电解电容等元件下方避免布过孔, 以免波峰焊后过孔与元件壳体短路;4. 元器件外侧距板边距离为5mm;5. 贴装元件焊盘外侧与相邻插装元件外侧距离大于2mm;6. 金属壳体元器件和金属件（屏蔽盒等）不能与其它元器件相碰, 不能紧贴印制线、 焊盘, 其间距应大于2mm。定位孔、 紧固件安装孔、 椭圆孔及板中其它方孔外侧距板边尺寸大于3mm;7. 发烧元件不能紧邻导线和热敏元件;高热器件要均衡分布;8. 电源插座要尽可能部署在印制板四面, 电源插座与其相连汇流条接线端应部署在同侧。尤其应注意不要把电源插座及其它焊接连接器部署在连接器之间, 以利于这些插座、 连接器焊接及电源线缆设计和扎线。电源插座及焊接连接器部署间距应考虑方便电源插头插拔;9. 其它元器件部署:
    全部IC元件单边对齐, 有极性元件极性标示明确, 同一印制板上极性标示不得多于两个方向, 出现两个方向时, 两个方向相互垂直;10、 板面布线应疏密适当, 当疏密差异太大时应以网状铜箔填充, 网格大于8mil（或0.2mm）;11、 贴片焊盘上不能有通孔, 以免焊膏流失造成元件虚焊。关键信号线不准从插座脚间穿过;12、 贴片单边对齐, 字符方向一致, 封装方向一致;13、 有极性器件在以同一板上极性标示方向尽可能保持一致。
    二、 元件布线规则
    1、 画定布线区域距PCB板边≤1mm区域内, 以及安装孔周围1mm内, 严禁布线;2、 电源线尽可能宽, 不应低于18mil;信号线宽不应低于12mil;cpu入出线不应低于10mil（或8mil）;线间距不低于10mil;3、 正常过孔不低于30mil;4、 双列直插: 焊盘60mil, 孔径40mil;1/4W电阻: 51*55mil（0805表贴）;直插时焊盘62mil, 孔径42mil;无极电容: 51*55mil（0805表贴）;直插时焊盘50mil, 孔径28mil;5、 注意电源线与地线应尽可能呈放射状, 以及信号线不能出现回环走线。
    怎样提升抗干扰能力和电磁兼容性？
    在研制带处理器电子产品时, 怎样提升抗干扰能力和电磁兼容性？
    1、 下面部分系统要尤其注意抗电磁干扰:
    （1） 微控制器时钟频率尤其高, 总线周期尤其快系统。
    （2） 系统含有大功率, 大电流驱动电路, 如产生火花继电器, 大电流开关等。
    （3） 含微弱模拟信号电路以及高精度A/D变换电路系统。
    2、 为增加系统抗电磁干扰能力采取以下方法:
    （1） 选择频率低微控制器:
    选择外时钟频率低微控制器能够有效降低噪声和提升系统抗干扰能力。一样频率方波和正弦波, 方波中高频成份比正弦波多得多。即使方波高频成份波幅度, 比基波小, 但频率越高越轻易发射出成为噪声源, 微控制器产生最有影响高频噪声大约是时钟频率3倍。
    （2） 减小信号传输中畸变微控制器关键采取高速CMOS技术制造。信号输入端静态输入电流在1mA左右, 输入电容10PF左右, 输入阻抗相当高, 高速CMOS电路输出端都有相当带载能力, 即相当大输出值, 将一个门输出端经过一段很长线引到输入阻抗相当高输入端, 反射问题就很严重, 它会引发信号畸变, 增加系统噪声。当Tpd》Tr时, 就成了一个传输线问题, 必需考虑信号反射, 阻抗匹配等问题。
    信号在印制板上延迟时间与引线特征阻抗相关, 即与印制线路板材料介电常数相关。能够粗略地认为, 信号在印制板引线传输速度, 约为光速1/3到1/2之间。微控制器组成系统中常见逻辑电话元件Tr（标准延迟时间）为3到18ns之间。
    在印制线路板上, 信号经过一个7W电阻和一段25cm长引线, 线上延迟时间大致在4~20ns之间。也就是说, 信号在印刷线路上引线越短越好, 最长不宜超出25cm。而且过孔数目也应尽可能少, 最好不多于2个。
    当信号上升时间快于信号延迟时间, 就要根据快电子学处理。此时要考虑传输线阻抗匹配, 对于一块印刷线路板上集成块之间信号传输, 要避免出现Td》Trd情况, 印刷线路板越大系统速度就越不能太快。
    用以下结论归纳印刷线路板设计一个规则:
    信号在印刷板上传输, 其延迟时间不应大于所用器件标称延迟时间。
    （3） 减小信号线间交*干扰:
    A点一个上升时间为Tr阶跃信号经过引线AB传向B端。信号在AB线上延迟时间是Td。在D点, 因为A点信号向前传输, 抵达B点后信号反射和AB线延迟, Td时间以后会感应出一个宽度为Tr页脉冲信号。在C点, 因为AB上信号传输与反射, 会感应出一个宽度为信号在AB线上延迟时间两倍, 即2Td正脉冲信号。这就是信号间交*干扰。干扰信号强度与C点信号di/at相关, 与线间距离相关。当两信号线不是很长时, AB上看到实际是两个脉冲迭加。
    CMOS工艺制造微控制由输入阻抗高, 噪声高, 噪声容限也很高, 数字电路是迭加100~200mv噪声并不影响其工作。若图中AB线是一模拟信号, 这种干扰就变为不能容忍。如印刷线路板为四层板, 其中有一层是大面积地, 或双面板, 信号线反面是大面积地时, 这种信号间交*干扰就会变小。原因是, 大面积地减小了信号线特征阻抗, 信号在D端反射大为减小。特征阻抗与信号线到地间介质介电常数平方成反比, 与介质厚度自然对数成正比。若AB线为一模拟信号, 要避免数字电路信号线CD对AB干扰, AB线下方要有大面积地, AB线到CD线距离要大于AB线与地距离2~3倍。可用局部屏蔽地, 在有引结一面引线左右两侧布以地线。
    （4） 减小来自电源噪声电源在向系统提供能源同时, 也将其噪声加到所供电电源上。电路中微控制器复位线, 中止线, 以及其它部分控制线最轻易受外界噪声干扰。电网上强干扰经过电源进入电路, 即使电池供电系统, 电池本身也有高频噪声。模拟电路中模拟信号更经受不住来自电源干扰。
    （5） 注意印刷线板与元器件高频特征在高频情况下, 印刷线路板上引线, 过孔, 电阻、 电容、 接插件分布电感与电容等不可忽略。电容分布电感不可忽略, 电感分布电容不可忽略。电阻产生对高频信号反射, 引线分布电容会起作用, 当长度大于噪声频率对应波长1/20时, 就产生天线效应, 噪声经过引线向外发射。
    印刷线路板过孔大约引发0.6pf电容。
    一个集成电路本身封装材料引入2~6pf电容。
    一个线路板上接插件, 有520nH分布电感。一个双列直扦24引脚集成电路扦座, 引入4~18nH分布电感。
    这些小分布参数对于这行较低频率下微控制器系统中是能够忽略不计;而对于高速系统必需给予尤其注意。
    （6） 元件部署要合理分区元件在印刷线路板上排列位置要充足考虑抗电磁干扰问题, 标准之一是各部件之间引线要尽可能短。在布局上, 要把模拟信号部分, 高速数字电路部分, 噪声源部分（如继电器, 大电流开关等）这三部分合理地分开, 使相互间信号耦合为最小。
    G 处理好接地线印刷电路板上, 电源线和地线最关键。克服电磁干扰, 最关键手段就是接地。
    对于双面板, 地线部署尤其讲究, 经过采取单点接地法, 电源和地是从电源两端接到印刷线路板上来, 电源一个接点, 地一个接点。印刷线路板上, 要有多个返回地线, 这些都会聚到回电源那个接点上, 就是所谓单点接地。所谓模拟地、 数字地、 大功率器件地开分, 是指布线分开, 而最终都聚集到这个接地点上来。与印刷线路板以外信号相连时, 通常采取屏蔽电缆。对于高频和数字信号, 屏蔽电缆两端都接地。低频模拟信号用屏蔽电缆, 一端接地为好。
    对噪声和干扰非常敏感电路或高频噪声尤其严重电路应该用金属罩屏蔽起来。
    （7） 用好去耦电容。
    好高频去耦电容能够去除高到1GHZ高频成份。陶瓷片电容或多层陶瓷电容高频特征很好。设计印刷线路板时, 每个集成电路电源, 地之间都要加一个去耦电容。去耦电容有两个作用: 首先是本集成电路蓄能电容, 提供和吸收该集成电路开门关门瞬间充放电能;其次旁路掉该器件高频噪声。数字电路中经典去耦电容为0.1uf去耦电容有5nH分布电感, 它并行共振频率大约在7MHz左右, 也就是说对于10MHz以下噪声有很好去耦作用, 对40MHz以上噪声几乎不起作用。
    1uf, 10uf电容, 并行共振频率在20MHz以上, 去除高频率噪声效果要好部分。在电源进入印刷板地方和一个1uf或10uf去高频电容往往是有利, 即使是用电池供电系统也需要这种电容。
    每10片左右集成电路要加一片充放电电容, 或称为蓄放电容, 电容大小可选10uf。最好不用电解电容, 电解电容是两层溥膜卷起来, 这种卷起来结构在高频时表现为电感, 最好使用胆电容或聚碳酸酝电容。
    去耦电容值选择并不严格, 可按C=1/f计算;即10MHz取0.1uf, 对微控制器组成系统, 取0.1~0.01uf之间都能够。
    3、 降低噪声与电磁干扰部分经验。
    （1） 能用低速芯片就不用高速, 高速芯片用在关键地方。
    （2） 可用串一个电阻措施, 降低控制电路上下沿跳变速率。
    （3） 尽可能为继电器等提供某种形式阻尼。
    （4） 使用满足系统要求最低频率时钟。
    （5） 时钟产生器尽可能*近到用该时钟器件。石英晶体振荡器外壳要接地。
    （6） 用地线将时钟区圈起来, 时钟线尽可能短。
    （7） I/O驱动电路尽可能*近印刷板边, 让其立刻离开印刷板。对进入印制板信号要加滤波, 从高噪声区来信号也要加滤波, 同时用串终端电阻措施, 减小信号反射。
    （8） MCD无用端要接高, 或接地, 或定义成输出端, 集成电路上该接电源地端都要接, 不要悬空。
    （9） 闲置不用门电路输入端不要悬空, 闲置不用运放正输入端接地, 负输入端接输出端。
    （10） 印制板尽可能使用45折线而不用90折线布线以减小高频信号对外发射与耦合。
    （11） 印制板按频率和电流开关特征分区, 噪声元件与非噪声元件要距离再远部分。
    （12） 单面板和双面板用单点接电源和单点接地、 电源线、 地线尽可能粗, 经济是能承受话用多层板以减小电源, 地容生电感。
    （13） 时钟、 总线、 片选信号要远离I/O线和接插件。
    （14） 模拟电压输入线、 参考电压端要尽可能远离数字电路信号线, 尤其是时钟。
    （15） 对A/D类器件, 数字部分与模拟部分宁可统一下也不要交*。
    （16） 时钟线垂直于I/O线比平行I/O线干扰小, 时钟元件引脚远离I/O电缆。
    （17） 元件引脚尽可能短, 去耦电容引脚尽可能短。
    （18） 关键线要尽可能粗, 并在两边加上保护地。高速线要短要直。
    （19） 对噪声敏感线不要与大电流, 高速开关线平行。
    （20） 石英晶体下面以及对噪声敏感器件下面不要走线。
    （21） 弱信号电路, 低频电路周围不要形成电流环路。
    （22） 任何信号都不要形成环路, 如不可避免, 让环路区尽可能小。
    （23） 每个集成电路一个去耦电容。每个电解电容边上都要加一个小高频旁路电容。
    （24） 用大容量钽电容或聚酷电容而不用电解电容作电路充放电储能电容。使用管状电容时, 外壳要接地。