IC工艺流程简介.doc

晶体生长
晶体切片成 wafer
晶圆制作
功效设计à模块设计à电路设计à版图设计à制作光罩
工艺步骤
1) 表面清洗
晶圆表面附着一层大约2umAl2O3和甘油混合液保护之,在制作前必需进行化学刻蚀和表面清洗。
2) 首次氧化
有热氧化法生成SiO2 缓冲层, 用来减小后续中Si3N4对晶圆应力
氧化技术
干法氧化 Si(固) + O2 à SiO2(固)
湿法氧化 Si(固) +2H2O à SiO2(固) + 2H2
干法氧化通常见来形成, 栅极二氧化硅膜, 要求薄, 界面能级和固定电荷密度低薄膜。干法氧化成膜速度慢于湿法。湿法氧化通常见来形成作为器件隔离用比较厚二氧化硅膜。当SiO2膜较薄时, 膜厚与时间成正比。SiO2膜变厚时, 膜厚与时间平方根成正比。所以, 要形成较 厚SiO2膜, 需要较长氧化时间。SiO2膜形成速度取决于经扩散穿过SiO2膜抵达硅表面O2及OH基等氧化剂数量多少。湿法氧化时, 因在于OH基在SiO2膜中扩散系数比O2大。氧化反应, Si 表面向深层移动, 距离为SiO2膜厚0.44倍。所以, 不一样厚度SiO2膜, 去除后Si表面深度也不一样。SiO2膜为透明, 经过光干涉来估量膜厚度。这种干涉色周期约为200nm, 假如预通知道是几次干涉, 就能正确估量。对其她透明薄膜, 如知道其折射率, 也可用公式计算出
(d SiO2) / (d ox) = (n ox) / (n SiO2)。SiO2膜很薄时, 看不到干涉色, 但可利用Si疏水性和SiO2亲水性来判定SiO2膜是否存在。也可用干涉膜计或椭圆仪等测出。
SiO2和Si界面能级密度和固定电荷密度可由MOS二极管电容特征求得。(100)面Si界面能级密度最低, 约为10E+10 -- 10E+11/cm –2 .e V -1 数量级。(100)面时, 氧化膜中固定电荷较多, 固定电荷密度大小成为左右阈值关键原因。
3) CVD(Chemical Vapor deposition)法沉积一层Si3N4(Hot CVD或LPCVD)。
1 常压CVD (Normal Pressure CVD)
NPCVD为最简单CVD法, 使用于多种领域中。其通常装置是由(1)输送反应气体至反应炉载气体精密装置; (2)使反应气体原料气化反应气体气化室; (3)反应炉; (4)反应后气体回收装置等所组成。其中中心部分为反应炉, 炉形式可分为四个种类, 这些装置中关键为怎样将反应气体均匀送入, 故需在反应气体流动与基板位置上用心改善。当为水平时, 则基板倾斜; 当为纵型时, 着反应气体由中心吹出, 且使基板夹具回转。而汽缸型亦可同时收容多数基板且使夹具旋转。为扩散炉型时, 在基板上游加有混和气体使成乱流装置。
2 低压CVD (Low Pressure CVD)
此方法是以常压CVD 为基础, 欲改善膜厚与相对阻抗值及生产所创出方法。关键特征: (1)因为反应室内压力降低至10-1000Pa而反应气体, 载气体平均自由行程及扩散常数变大, 所以, 基板上膜厚及相对阻抗分布可大为改善。反应气体消耗亦可降低; (2)反应室成扩散炉型, 温度控制最为简便, 且装置亦被简化, 结果可大幅度改善其可靠性与处理能力(因低气压下, 基板轻易均匀加热), 因基可大量装荷而改善其生产性。
3 热CVD (Hot CVD)/(thermal CVD)
此方法生产性高, 梯状敷层性佳(不管多凹凸不平, 深孔中表面亦产生反应, 及气体可抵达表面而附着薄膜)等, 故用途极广。膜生成原理, 比如由挥发性金属卤化物(MX)及金属有机化合物(MR)等在高温中气相化学反应(热分解, 氢还原、 氧化、 替换反应等)在基板上形成氮化物、 氧化物、 碳化物、 硅化物、 硼化物、 高熔点金属、 金属、 半导体等薄膜方法。因只在高温下反应故用途被限制, 但因为其可用领域中, 则可得致密高纯度物质膜, 且附着强度极强, 若用心控制, 则可得安定薄膜即可轻易制得触须(短纤维)等, 故其应用范围极广。热CVD法也可分成常压和低压。低压CVD适适用于同时进行多片基片处理, 压力通常控制在0.25-2.0Torr之间。作为栅电极多晶硅通常利用HCVD法将SiH4或Si2H。气体热分解（约650 oC）淀积而成。采取选择氧化进行器件隔离时所使用氮化硅薄膜也是用低压CVD法, 利用氨和SiH4 或Si2H6反应面生成, 作为层间绝缘SiO2薄膜是用SiH4和O2在400 --4500 oC温度下形成
SiH4 + O2 –-SiO2 + 2H2
或是用Si(OC2H5)4 (TEOS: tetra – ethoxy – silanc )和O2在750 oC左右高温下反应生成, 后者即采取TEOS形成SiO2膜含有台阶侧面部被覆性能好优点。前者, 在淀积同时导入PH3 气体, 就形成 磷硅玻璃（PSG: phosphor – silicate –glass）再导入B2H6气体就形成BPSG(borro – phosphor –silicate –glass)膜。这两种薄膜材料, 高温下流动性好, 广泛用来作为表面平坦性好层间绝缘膜。
4 电浆增强 CVD (Plasma Enhanced CVD)
NPCVD 法及LPCVD 法等皆是被加热或高温表面上产生化学反应而形成薄膜。PECVD是在常压CVD或LPCVD反应空间中导入电浆(等离子体), 而使存在于空间中气体被活化而能够在更低温度下制成薄膜。激发活性物及由电浆中低速电子与气体撞击而产生。
光 CVD (Photo CVD)
PECVD 使薄膜低温化, 且又产生如A-Si般半导体元件。但因为薄膜制作中需考虑: (1)在除去高温(HCVD)及PECVD时掺入元件中多种缺点(如PECVD中带电粒子撞击而造成损伤); (2)不易制作元件(不纯物剖面), 不期望在后面受到工程高温处理被破坏, 所以期望可于低温中被覆薄膜。PCVD是处理这此问题方法之一。 遇热分解时, 因加热使通常分子并进运动与内部自由度被激发(激发了分解时不需要自由度), 相对, 在PCVD 中, 只直接激发分解必需内部自由度, 并提供活化物促进分解反应。故可望在低温下制成几无损伤薄膜且因光聚焦及扫描可直接描绘细线或蚀刻。
5 MOCVD (Metal Organic CVD) &分子磊晶成长(Molecular Beam Epitaxy)
CVD 技术另一关键应用为MOCVD, 此技术与MBE(Molecular Beam Epitaxy) 同为: (1)成长极薄结晶; (2)做多层结构; (3)多元混晶组成控制; (4)目标为化合物半导体量产。此有装置有下列特征: (1)只需有一处加热, 装置结构简单, 量产装置轻易设计; (2)膜成长速度因气体流量而定, 轻易控制; (3)成长结晶特征可由阀开头与流量控制而定; (4)氧化铝等绝缘物上可有磊晶成长; (5)磊晶成长可有选择, 不会被刻蚀。相反地亦有: (1)残留不纯物虽已改善, 但其残留程度极高; (2)更期望再深入改良对结晶厚度控制; (3)所用反应气体中含有引火性、 发水性, 且毒性强气体极多; (4)原料价格昂贵等缺点。
多层布线间层间绝缘膜沉积, 以及最终一道工序芯片保护膜沉积必需在低温下(450 C 以下)下进行, 以免损伤铝布线。等离子CVD 法就是为此而发明一个方法。
6 外延生长法(LPE)
外延生长法(epitaxial growth)能生长出和单晶衬底原子排列一样单晶薄膜。在双极型集成电路中, 为了将衬底和器件区域隔离(电绝缘), 在P型衬底上外延生长N型单晶硅层。在MOS集成电路中也广泛使用外延生长法, 方便轻易地控制器件尺寸, 达成器件精细化。此时, 用外延生长法外延一层杂质浓度低(约10 15 cm-3)供形成单晶层、 衬底则为高浓度基片, 以降低电阻, 达成基极电位稳定目。LPE能够在平面或非平面衬底生长、 能取得十分完善结构。LPE能够进行掺杂, 形成n-和p-型层, 设备为通用外延生长设备, 生长温度为300 oC-900 oC, 生长速率为0.2um-2um/min, 厚度0.5um-100um, 外延层外貌决定于结晶条件, 并直接取得含有绒面结构表面外延层。
4) 涂敷光刻胶
光刻制造过程中, 往往需采取20-30道光刻工序, 现在技术关键采有紫外线(包含远紫外线)为光源光刻技术。光刻工序包含翻版图形掩膜制造, 硅基片表面光刻胶涂敷、 预烘、 曝光、 显影、 后烘、 腐蚀、 以及光刻胶去除等工序。
(1)光刻胶涂敷
在涂敷光刻胶之前, 将洗净基片表面涂上附着性增强剂或将基片放在惰性气体中进行热处理。这么处理是为了增加光刻胶与基片间粘附能力, 预防显影时光刻胶图形脱落以及预防湿法腐蚀时产生侧面腐蚀(side etching)。光刻胶涂敷是用转速和旋转时间可自由设定甩胶机来进行。首先、 用真空吸引法将基片吸在甩胶机吸盘上, 将含有一定粘度光刻胶滴在基片表面, 然后以设定转速和时间甩胶。因为离心力作用, 光刻胶在基片表面均匀地展开, 多出光刻胶被甩掉, 取得一定厚度光刻胶膜, 光刻胶膜厚是由光刻胶粘度和甩胶转速来控制。所谓光刻胶, 是对光、 电子束或X线等敏感, 含有在显影液中溶解性性质, 同时含有耐腐蚀性材料。通常说来, 正型胶分辩率高, 而负型胶含有高感光度以及和下层粘接性能好等 特点。光刻工艺精细图形(分辩率, 清楚度), 以及与其她层图形有多高位置吻合精度(套刻精度)来决定, 所以有良好光刻胶, 还要有好曝光系统。
(2)预烘 (pre bake)
因为涂敷好光刻胶中含有溶剂, 所以要在80C左右烘箱中在惰性气体环境下预烘15-30分钟, 去除光刻胶中溶剂。
(3)曝光
将高压水银灯g线(l=436 nm), i线(l=365nm)经过掩模照射在光刻胶上, 使光刻胶取得与掩模图形一样感光图形。依据曝光时掩模光刻胶位置关系, 可分为接触式曝光、 靠近式曝光和投影曝光三种。而投影曝光又可分为等倍曝光和缩小曝光。缩小曝光分辩率最高, 适宜用作加工, 而且对掩模无损伤, 是较常见技术。缩小曝光将掩模图形缩小为原图形1/5-1/10, 这种场所掩模被称为掩模原版(reticle)。使用透镜曝光装置, 其投影光学系统清楚度R和焦深D 分别用下式表示:
R=k1 λ/NA
D=k2 λ/(NA) 2
λ 曝光波长
NA 透镜数值孔径
k1、 k2 为与工艺相关参数, k1(0.6-0.8), k2(0.5)
由此可知: 要提升清楚度(R变小), 必需缩短波长, 加大透镜数值孔径。伴随曝光波长缩短, 清楚度得到改善, 不过焦深却变短, 对光刻胶表面平坦度提出了更严格要求, 这是一个很大缺点。通常采取高压水银灯, 还有比高压水银灯I-line波长短远紫外线准分子激光器(excimer laser, KrF:248nm,ArF:193nm)为曝光光源。为了 处理上述所提到缺点, 用比光波长更短X线(l=1-10nm)作为曝光光源, 技术上有很大进展, 利用X线和电子束进行光刻时, 其焦深较深, 对表面平坦度没有苛刻要求。
靠近式曝光技术为光罩掩模与基板相互靠近保持较近间隙(gap), 以UV光由MASK侧面照射, 将图案投射在基板上对光阻进行曝光。通常而言, 光罩尺寸较基板大, 所以图案将以1:1大小转印到光阻上, 此方法精度较所常见步进机(stepper,能输出一定频率和波长光线)或镜像投影(Mirror Projection)来得差, 但其优点为产量(throughput)大, 设备廉价。在光学系统中, 大型准直镜(collimate mirror)(球面或非球面)对转刻精度影响最大, 以日前制作水准而言, 倾斜角(declination angle)约能够做到 + -0.3以内。若倾斜角过大, 则基片边缘图案将与光罩设计位置有所差异, 将影响到total pitch(图案实际长度与设计长度误差容忍值)误差。而通常靠近式曝光技术解析度与光罩及基板间隙和光波长相关。伴随基片增大, 光罩也随之增大, 因为光罩本身重量会使得光罩中间部分向下弯曲。假如弯曲程度得到控制, 利用光线反射原理检测(类似光薄膜干涉)来推算光罩与基板距离。光罩精密对位技术, 此对位技术可分为两部分, 一部分利用CCD (charge coupled device)将光罩上及基板上记号重合后做图像分析处理, 即可知现在对位情形, 再配合另一部分可正确移动对准台(alignment stage), 控制其X,Y方向及角度位移。温度管理, 因光罩与基板二者膨胀系数不一样, 同一特定温度下, 光照影响将会造成误差。光罩温度控制方法是利用经过温控后洁净空气吹向光罩表面使光罩全方面温度分布均匀, 而对基板是利用温控后水流承载基板基台来控制。
就曝光系统而言, 所使用UV光源为10kw超高水银灯, 经过椭圆镜, 多层镀膜反射镜等光学系统后投射在光罩及光刻胶上, 为了使投射光有良好均一性及平行度以增加曝光精度, 在光学系统中通常会使用Fly eye lens及大型球面镜。以超高水银灯所发出UV而言主, 强度有三个峰值分别为g-line(436nm),h-line(406nm),i-line(365nm), 其中正型光阻对g-line及h-line较敏感, i-line通常对负胶有很好曝光效率。因为为了不使UV光强度下降, 光学系统中所使用镜光学为合成石英所制, 多层镀膜镜片也被设计成增加UV区反射率。
(4)显影
将显影液全方面地喷在光刻胶上, 或将曝光后样片浸在显影液中几十秒钟, 则正型光刻胶曝光部分(或负胶未曝光部分)被溶解。显影后图形精度受显影液浓度, 温度以及显影时间等影响。显影后用纯水清洗。
(5)后烘 (post bake)
为使残留在光刻胶中有机物溶液完全挥发, 提升光刻胶和基片粘接性及光刻胶耐腐蚀能力, 通常将基片在120-- 200 oC温度下烘干20 – 30 分钟。
(6)腐蚀 (etching)
经过上述工序后, 以复制到光刻胶上集成电路图形作为掩模, 对下层材料进行腐蚀。腐蚀技术是利用化学腐蚀法把材料某一部分去除技术。腐蚀技术分为两大类: 湿法腐蚀—进行腐蚀化学物质是溶液; 干法腐蚀(通常称刻蚀)—进行化学物质是气体。
1 湿法腐蚀, 采取溶液进行腐蚀是一个各向同性腐蚀。所以, 光刻胶掩模下面薄膜材料, 在模方向上也伴随时间增加而受到腐蚀, 所以, 出现与掩模图形不一致现象, 不适适用于精细化工艺。但湿法腐蚀含有设备廉价, 被腐蚀速度与光刻胶腐蚀速度之比(选择比)大, 对腐蚀表面无污染, 无损伤等优点, 适适用于非精细化图形加工。经典SiO2膜腐蚀为稀释HF溶液或HF、 氟化氨混合液(也称缓冲氢氟酸液), 氮化硅膜腐蚀液为180 oC左右热磷酸; 铝腐蚀液为磷酸溶液(磷酸: 醋酸: 硝酸=250: 20: 3,55 + - 5 oC。
2 干法腐蚀
干法刻蚀分为各向同性刻蚀和各向异性刻蚀两种, 采取等离子进行刻蚀是各向同性经典。在光刻胶去胶装置中, 氧等离子体和光刻胶反应形成H2O和CO2气体。此时, 作为反应基氧原子团与光刻胶进行各向同性反应。精细图形进行各向异性很强干法刻蚀来实现。反应性离子刻蚀(RIE:reactive ion etching)是一个经典例子。RIE是利用离子诱导化学反应, 同时离子还起着去除表面生成物露出清洁刻蚀表面作用。不过, 这种刻蚀法不能取得高选择比, 刻蚀表面损伤大, 有污染, 难以形成更精细图形。作为替换技术是能量低, 高真空状态下也含有高密度电子回旋共振等离子设备开发。对于栅电极材料多晶硅(polysilicon)来说, 它刻蚀条件必需含有相对于下层10nm左右栅极SiO2膜层有高选择比。而SiO2刻蚀条件又必需相对于单晶硅和多晶硅都有高选择比。作为布线材料铝合金, 表面有牢靠三氧化二铝薄膜, 必需先以强濺射条件将其去除后再开始刻蚀, 在铝刻蚀以后, 要去除表面残留在铝薄膜上氯化物, 以免刻蚀铝布线。
3 同时辐射(SOR : synchrotron orbital radiation)X线光刻技术
SOR是在电子沿着加速器圆形储存环以光速度前进时, 其前进轨道因磁场而弯曲, 在轨道切线方向上放射出光, 同时加速辐射光源是一个指向性好, 强度大理想X线源。
(7) 光刻胶去除
经腐蚀完成图形复制以后, 再用剥离液去除光刻胶, 完成整个光刻工序。能够用无机溶液如硫酸或干式臭氧烧除法将光阻去除。
5) 此处用干法氧化法将氮化硅去除
6) 离子布植将硼离子 (B+3) 透过SiO2膜注入衬底, 形成P型阱
1 离子注入法是利用电场加速杂质离子, 将其注入硅衬底中方法。离子注入法特点是能够精密地控制扩散法难以得到低浓度杂质分布。MOS电路制造中, 器件隔离工序中预防寄生沟道用沟道截断, 调整阀值电压用沟道掺杂, CMOS阱形成及源漏区形成, 要采取离子注入法来掺杂。离子注入法通常是将欲掺入半导体中杂质在离子源中离子化, 然后将经过质量分析磁极后选定了离子进行加速, 注入基片中。此时, 杂质注入量可经过测量流过基片电流大小来正确控制。离子由基片表面到停止, 形成了近似高斯分布。设Rp为投影射程, ΔRp为其标准偏差, Q为注入量, 注入离子分布C(x)
其中Rp, ΔRp大小与杂质种类, 加速电压大小相关以及基片材料。另外, 有纵向标准偏差ΔRp, 一样也有横向偏差ΔRe。离子注入时, 通常采取光刻胶和SiO2作掩模, 掩模厚度以不使杂质穿透为标准。离子束注入角度通常偏离基片法线7 oC左右, 以预防发生沟道效应 (即离子不与原子碰撞而直接进入基片深层)。离子注入后, 要在800-1000 oC高温下进行热处理(即退火处理), 以使离子注入时产生结晶损伤得到恢复, 同时为了预防硅表面污染。通常要在注入区表面形成薄薄SiO2层, 杂质离子透过这层SiO2进行注入。
硅和锗半导体材料经高度提纯后, 其原子排列已变成非常整齐晶体状态, 称为单晶体也称本征半导体。在本征半导体硅或锗中掺入少许五价杂质元素如磷(P) 、 锑 (Sb) 、 砷 (As) 等, 因为杂质浓度很小 (10 8个硅或锗原子中掺入一个磷原子), 所以杂质被 晶格中主原子所包围。掺入五价杂质, 它四个价电子与其相邻四个主原子价电子形成共价键, 第五个价电子不能形成共价键而变成自由电子。因为它有盈余自由电子, 所以五价杂质称为施主杂质, 掺杂为N型半导体。而掺杂三价杂质, 则会因缺乏一个价电子而形成一个空位, 掺杂为P型半导体。
7) 去除光刻胶, 放高温炉中进行退火处理
以消除晶圆中晶格缺点和内应力, 以恢复晶格完整性。使植入掺杂原子扩散到替换位置, 产生电特征。并使原先SiO2膜厚度增加, 达成阻止下一步中n型杂质注入P型阱中。
1 扩散技术
向半导体中掺杂方法有扩散和离子注入法。扩散法是将掺杂气体导入放有硅片高温炉, 将杂质扩散到硅片内一个方法。优点是批量生产, 取得高浓度掺杂。杂质扩散有两道工序: 预扩散( 又称预淀积 Predeposition ) 和主扩散 ( drive in )。
预扩散工序是在硅表面较浅区域中形成杂质扩散分布, 这种扩散分布中, 硅表面杂质浓度大小是由杂质固溶度来决定。
主扩散工序是将预扩散时形成扩散分布深入向深层推进热处理工序。杂质扩散浓度取决于与温度相关扩散系数D大小和扩散时间长短。硅集成电路工艺中, 往往采取硼作为P型杂质, 磷作为N型杂质。它们固溶度高, 均10 20 cm –3。除此之外, 还使用砷和锑等系数小杂质, 这对于不期望产生杂质再分布场所是有效。杂质扩散层基础特征参数是方块电阻RF和结果Xj。RF可用四探针测量法。Xj可用倾斜研磨 (Angle lapping) 和染色 (staining) 法, (如用HF: H3PO4 = 1: 6 使P层黑化), 或扩展电阻( spreading resistance) 法来进行评定。倾斜研磨后, 经侵蚀酸溶液蚀刻, 将guttering后集积在晶片下半部析出物凸显出来, 显现出密度轨迹, 而在靠晶片表面周围出现 一段空泛区, 经过角度换算, 约20um。
8)用热磷酸去除氮化硅层, 掺杂磷 (P+5) 离子, 形成N型阱
9) 退火处理, 然后用HF去除SiO2层
10) 干法氧化法生成一层SiO2层, 然后LPCVD沉积一层氮化硅
此时P阱表面因SiO2层生长与刻蚀已低于N阱表面水平面。这里SiO2层和氮化硅作用与前面一样。接下来步骤是为了隔离区和栅极与晶面之间隔离层。
11) 利用光刻技术和离子刻蚀技术, 保留下栅隔离层上面氮化硅层
12) 湿法氧化, 生长未有氮化硅保护SiO2层, 形成PN之间隔离区
13) 热磷酸去除氮化硅, 然后用HF溶液去除栅隔离层位置SiO2, 并重新生成品质愈加好SiO2薄膜, 作为栅极氧化层。
14) LPCVD 沉积多晶硅层, 然后涂敷光阻进行光刻, 以及等离子蚀刻技术, 栅极结构, 并氧化生成SiO2保护层。
15) 表面涂敷光阻, 去除P阱区光阻, 注入砷 (As) 离子, 形成NMOS源漏极。用一样方法, 在N阱区, 注入B离子形成PMOS源漏极。
16) 利用PECVD 沉积一层无掺杂氧化层, 保护元件, 并进行退火处理。
17) 沉积掺杂硼磷氧化层
含有硼磷杂质SiO2层, 有较低熔点, 硼磷氧化层(BPSG)加热到800 oC时会软化并有流动特征, 可使晶圆表面初级平坦化。
18) 濺镀第一层金属
利用光刻技术留出金属接触洞, 溅镀 钛+氮化钛+铝+氮化钛等多层金属膜。离子刻蚀出布线结构, 并用PECVD在上面沉积一层SiO2介电质。并用SOG (spin on glass) 使表面平坦, 加热去除SOG中溶剂。然后再沉积一层介电质, 为沉积第二层金属作准备。
1 薄膜沉积方法依据其用途不一样而不一样, 厚度通常小于1um。有绝缘膜、 半导体薄膜、 金属薄膜等多种多样薄膜。薄膜沉积法关键有利用化学反应CVD(chemical vapor deposition)法以及物理现象PVD(physical vapor deposition)法两大类。CVD法有外延生长法、 HCVD, PECVD等。PVD有溅射法和真空蒸发法。通常而言, PVD温度低, 没有毒气问题; CVD温度高, 需达成1000 oC以上将气体解离, 来产生化学作用。PVD沉积到材料表面附着力较CVD差部分, PVD适适用于在光电产业, 而半导体制程中金属导电膜大多使用PVD来沉积, 而其她绝缘膜则大多数采取要求较严谨CVD技术。以PVD被覆硬质薄膜含有高强度, 耐腐蚀等特点。
2 真空蒸发法（Evaporation Deposition）是采取电阻加热或感应加热或者电子束等加热法将原料蒸发淀积到基片上一个常见成膜方法。蒸发原料分子（或原子）平均自由程长（10 -4 Pa以下, 达几十米）, 所以在真空中几乎不与其她分子碰撞可直接抵达基片。抵达基片原料分子不含有表面移动能量, 立刻凝结在基片表面, 所以, 在含有台阶表面上以真空蒸发法淀积薄膜时, 通常, 表面被覆性（覆盖程度）是不理想。但若可将Crambo真空抽至超高真空（<10 –8 torr）, 而且控制电流, 使得欲镀物以一颗一颗原子蒸镀上去即成所谓分子束磊晶生长（MBE: Molecular Beam Epitaxy）。
3 溅镀（Sputtering Deposition）所谓溅射是用高速粒子（如氩离子等）撞击固体表面, 将固体表面原子撞击出来, 利用这一现象来形成薄膜技术即让等离子体中离子加速, 撞击原料靶材, 将撞击出靶材原子淀积到对面基片表面形成薄膜。溅射法与真空蒸发法相比有以下特点: 台阶部分被覆性好, 可形成大面积均质薄膜, 形成薄膜, 可取得和化合物靶材同一成份薄膜, 可取得绝缘薄膜和高熔点材料薄膜, 形成 薄膜和下层材料含有良好密接性能。所以, 电极和布线用铝合金（Al-Si, Al-Si-Cu）等都是利用溅射法形成。最常见溅射法在平行平板电极间接上高频（13.56MHz）电源, 使氩气（压力为1Pa）离子化, 在靶材溅射出来原子淀积到放到另一侧电极上基片上。为提升成膜速度, 通常利用磁场来增加离子密度, 这种装置称为磁控溅射装置（magnetron sputter apparatus）, 以高电压将通入惰性氩体游离, 再藉由阴极电场加速吸引带正电离子, 撞击在阴极处靶材, 将欲镀物打出后沉积在基板上。通常均加磁场方法增加电子游离路径, 可增加气体解离率, 若靶材为金属, 则使用DC电场即可, 若为非金属则因靶材表面累积正电荷, 造成往后正离子与之相斥而无法继续吸引正离子, 所以改为RF电场（因场振荡频率改变太快, 使正离子跟不上改变, 而让RF-in地方展现阴极效应）即可处理问题。
19) 光刻技术定出VIA孔洞, 沉积第二层金属, 并刻蚀出连线结构。然后, 用PECVD法氧化层和氮化硅保护层。
20) 光刻和离子刻蚀, 定出PAD位置
21) 最终进行退火处理, 以确保整个Chip完整和连线连接性