先进封装技术.pptx

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,#,第七章：先进封装技术,7,.2,BGA,安装互连,7,.2.1,BGA,焊球分布,7,.2.2,BGA,焊球材料,7,.3,BGA,的焊接质量检测技术,7,.3.1,BGA,工艺检测,7,.3.2,X,射线工艺过程自动测试,7,.3.3,X,射线断层检测,7,.4,BGA,的发展趋势,7,.5 CSP,封装技术,7,.5.1,概述,7,.5.2 CSP,封装的特点,7,.5.3,CSP,封装的种类,7,.6 WLP,晶圆尺寸封装,(Wafer Level Package),7,.6.1,概述,7,.6.2,WLP,晶圆尺寸封装的特点,7,.6.3,WLP,技术目前存在的难题,7,.7,系统级芯片,(SoC,System on a Chip),7,.8,系统级封装,(SiP,Sysem in a Package),7.9,芯片叠加技术,(CoC,chip on chip),6.5 CSP,封装技术,6.5.1,概述,20,世纪,90,年代初，日本开始研究开发出一种,接近芯片尺寸的超小型封装,，这种封装被称为,CSP(Chip Size Package,或,Chip Scale Package),，即,芯片尺寸大小的封装,。,1994,年,11,月，日本半导体厂家在日本电子机械工业协会,(EIAJ),定期主办的,“SMT,研讨会,”,上，,首次发表了有关,CSP,的研究报告,。基于这一成果，,日本人把在美国风行一时的,BGA,推向,CSP,，从而受到工业发达国家的普遍重视。,按照国际电子封装界的共识，,1996,年是,BGA,之年,，,1997,年是,CSP,开始走向实用化的一年,，,1999-2000,年是,CSP,的成长期,，进入,21,世纪可以说是,CSP,的天下，它将成为高密度电子封装技术的主流。,所谓,CSP(Chip Size Package,或,Chip Scale Package),，即,芯片尺寸封装,，这种封装是在,TSOP,和,BGA,的基础,上发展起来的，是一种,超小型薄芯片封装,。,CSP,目前尚无确切定义，不同厂商有不同的说法；目前，只有美国和日本有自己的定义。,美国定义：,LSI,芯片封装面积小于或等于,LSI,芯片面积的,120,的产品称为,CSP,。,日本定义：,LSI,芯片封装每边的宽度比其芯片大,1.0,以内的产品称为,CSP,。,6.5.2,概念,采用,CSP,封装的计算机内存,CSP,作为新一代的芯片封装技术，是在,TSOP,、,BGA,的基础上发展起来的，它的,性能改进,主要体现在以下几个方面：,(1)CSP,封装的,芯片面积与封装面积之比超过,1:1.14,，已经相当接近,1,：,1,的理想情况，,约为,BGA,的,1/3,，仅仅相当于,TSOP,面积的,1/6,。在相同封装尺寸时可有更多的,I/O,数，使组装密度进一步提高，可以说,CSP,是缩小了的,BGA,。,(2)CSP,封装芯片,不但体积小，同时也更薄,；其金属基板到散热体的最,有效散热路径仅有,0.2mm,，大大提高了芯片在长时间运行后的可靠性，,线路阻抗,显著减小，芯片速度也随之得到大幅度的提高。,(3)CSP,封装的,电气性能和可靠性也比,BGA,、,TSOP,有相当大的提高,。,在相同的芯片面积下,CSP,所能达到的,引脚数明显比,TSOP,和,BGA,引脚数多,;,例如，,TSOP,最多,304,根，,BGA,以,600,根为限，,CSP,原则上可以制造,1000,根，这样它可支持,I/O,端口的数目就增加了很多。,(4)CSP,封装芯片的,中心引脚形式能,有效的缩短了信号的传导距离，衰减随之减少，芯片的抗干扰、抗噪性能也能得到大幅提升，这也使得,CSP,的存取时间比,BGA,改善,15%-20%,。,(5)CSP,与外界的电气连接是,通过焊球阵列焊接在基板上的,；由于焊点和基板的接触面积大，芯片在运行中产生的热量很容易地传导到基板上并散发出去，并且,CSP,封装可以从背面散热，且热效率良好。,1.,体积小,CSP,是目前体积最小的,LSI,芯片封装之一,。引脚数相同的封装，,CSP,的面积不到,0.5,节距,QFP,的十分之一，只有,BGA,的三分之一到十分之一。,2.,可容纳的引脚最多,相同尺寸的,LSI,芯片的各类封装中，,CSP,的引脚最多。,例如，引脚节距为,0.5,，尺寸为,4040,的,QFP,引脚数最多为,304,根。若增加引脚数，只能减小引脚节距。,BGA,的引脚数一般为,600,1000,根，然而，对于,CSP,，即使引脚数大幅度增加，其安装也较容易。,6.5.3 CSP,封装的特点：,3.,电性能良好,CSP,内部的布线长度比,QFP,或,BGA,的布线长度短得多，寄生电容很小，信号传输延迟时间短,。,CSP,的存取时间比,QFP,或,BGA,改善,15,20,，,CSP,的开关噪声只有,DIP,的,1/2,左右。,4.,散热性能优良,大多数,CSP,都将芯片面向下安装，能从芯片背面散热，且效果良好,。例如日本松下电子工业公司开发的,10mm10mmCSP,的热阻为,35/W,。若通过散热片强制冷却，,CSP,的热阻可降低到,4.2/W,，而,QFP,的热阻则为,11.8/W,。,总之，,CSP,既具有普通封装的优点，又具有裸芯片的长处。,6.5.3,CSP,封装的,种类,CSP,发展很快，日本美国许多厂家都积极开发，近几年,CSP,有很多封装类型，尽管这些,CSP,在,设计、材料和应用,上有所不同，但一般可将它们分为五类：,柔性基板,CSP,刚性基板,CSP,引线框架式,CSP,焊区阵列,CSP,微小模塑型,CSP,圆片级再分布,CSP,柔性基板,CSP,是利用,基板柔性,将在芯片四周分布,很窄节距焊盘,再分布成,PCB,板上较宽,节距的面阵列焊盘,。,它的封装形式主要包括,：增强型柔性,CSP,、柔性板上的芯片尺寸封装,(COF-CSP),、窄节距焊球阵列,(FPBGA),、微焊球阵列,(BGA),和带柔性基板的存储器芯片尺寸封装,(MCSP),。,下面主要介绍,柔性板上的芯片尺寸封装,(COF-CSP),和窄节距焊球阵列,(FPBGA),两种形式,。,1.,柔性基板,CSP,COF-CSP,是一种带有,柔性中间支撑层,的,BGA,芯片尺寸封装，这种封装的开发基于,GE,公司的,MCM-F,技术,。,COF-CSP,的特征：,是在柔性基板上用激光钻孔，芯片和中间支撑层的互连是通过由溅射或电镀形成的金属化层完成，通常的,极板互连是共晶,BGA,焊球，焊球节距为,0.5mm,。,COF-CSP,应用：适用于,从低到中等引出端数的,IC,芯片，潜在的应用包括便携式电子装置中存储器和,ASIC,的封装，也可用在机械减薄硅芯片，最薄的封装厚度只有,0.25mm,。,(1),柔性板上的芯片尺寸封装,(COF-CSP),FPBGA,（窄节距,BGA,）,是日本,NEC,公司,利用,TAB,技术开发出的柔性基板封装,CSP,。,FPBGA,组成,：主要由,LSI,芯片、载带、粘接层和金属凸点等构成；载带由聚酰亚胺和铜箔组成。采用共晶焊料（,63,Sn-37,pb,）作外部互连电极材料。,FPBGA,的主要特点：,结构简单，可靠性高，安装方便，可充分利用传统的,TAB,焊接机进行焊接。,(2),窄节距焊球阵列,(FPBGA),刚性基板,CSP,：,是利用,基板的刚性,将芯片四周分布很窄节距焊盘再分布成,PCB,板上,较宽节距的面阵列焊盘,。,2.,刚性基板,CSP,封装形式主要包括：,芯片阵列封装、低成本焊凸点倒装芯片、陶瓷小型焊球阵列封装、塑料片式载体,(PCC),、变换焊盘阵列封装,(TGA),和,陶瓷基板薄型封装,等。,下面重点介绍,：陶瓷基板薄型封装,(CSTP),、低成本焊凸点倒装芯片、陶瓷小型焊球阵列封装、塑料片式载体,(PCC),、变换焊盘阵列封装,(TGA),。,CSTP(Ceramic Substrate Thin Package,陶瓷基板薄型封装,，又称刚性基板薄型封装,),是日本东芝公司开发的一种超薄型,CSP,。,CSTP,组成：,主要由,LSI,芯片、（或,AIN,）基板，,Au,凸点和树脂等构成；通过倒装焊、树脂填充和打印等三步工艺制成。,CSTP,厚度：,只有,0.5,0.6,（其中,LSI,芯片厚度为,0.3,，基板厚度为,0.2,），仅为,TSOP,厚度的一半。,CSTP,的封装效率（即芯片与基板面积之比）高达,75,以上,，同样尺寸,TQFP,的封装效率不足,30,。,(1),陶瓷基板薄型封装,芯片阵列封装,是一种使用,刚性基板作为中间支撑层,的,塑料包封,CSP,，是一种微型,PBGA,封装；封装材料除了,硅片,外，还包括,刚性基板、管芯粘接剂、键合引线、包封料和底部焊球引出端,；,芯片阵列的中间支撑层,既可以是,有机层压基板,，也可是,厚膜陶瓷基板,。,芯片阵列,BGA,的制造与,PBGA,相似,。首先，在准备好硅芯片和刚性基板后，将管芯面朝上粘接在中间支撑层上；然后，引线键合以建立芯片与基板之间的内部互连；最后，就是包封。,(2),芯片阵列封装,低成本焊凸点倒装芯片,适用于,存储器芯片和引出端数不多的,ASIC,，也适用于,低功耗和低引出端数的芯片。,它的特点如下：,（,a,）,PCB,是一个单芯双面布线板；,（,b,）从管芯下的基板上的周边焊盘引出的,印制线,在基板上,向中间进行再分布,；,（,c,）再分布印制线通过,通孔,和封装基板底层上的铜焊盘相连；,（,d,）封装体尺寸约等于管芯尺寸,1mm,；,（,e,）它和,SMT,兼容，并具有自对准特性；,（,f,）采用下填料，倒装芯片上的焊凸点是可靠的。,(3),低成本焊凸点倒装芯片,CSP,陶瓷,Mini-BGA,是一种使用刚性基板的芯片尺寸封装。这种封装之所以被认为是,CSP,，原因是它采用,窄节距封装,I/O,，而不是因为它的,封装,/,芯片尺寸比,。除了,引出端节距和焊球材料,，这种封装和常规,CBGA,非常相似。,Mini-BGA,主要应用于高速开关器件,，除了一个,有源硅芯片,，在每上封装的中间支撑层上还组装有,16,个,去耦电容器,，能够将,多达,12,个的,Mini-BGA,模块和,1,个时钟模块,组装在一个,Teflon,转换卡，是设计用来控制速度,高达,200MHz,的多处理器卡,之间的信号转换的。,(4),陶瓷小型焊球阵列封装,3.,引线框架式,CSP,（,LOC,型,CSP,）,LOC(Lead Over Chip,，芯片上引线,),型,CSP,是日本富士通公司开发的一种新型结构，,分为,Tape-LOC,型和,MF-LOC,型（,Multi-frame-LOC,，多引线框架式,）两种形式。,由图,可知,，这两种形式的,LOC,形,CSP,都是,将,LSI,芯片安装在引线框架上，芯片面朝下,，芯片下面的引线框架仍然作为外引脚暴露在封装结构的外面。,因此，,不需要制作工艺复杂的焊料凸点,，可实现芯片与外部的互连，并且其内部布线很短，仅为,0.1 mm,左右。,CSP-26,的电感只有,TSOP-26,的,1/3,左右；,在相同条件下热阻情况,，,TSOP-26,为,36/W,，而,CSP-26,仅为,27/W,。,4.,焊区阵列,CSP(LGA,型,CSP),LGA(Land Grid Array,，焊区阵列,),型,CSP,是日本松下电子工业公司开发的新型产品。主要由,LSI,芯片、陶瓷载体、填充用环氧树脂和导电粘接剂等组成,。,用,金丝打球法,在芯片的焊区上,形成,Au,凸,点。,FCB,时,，在,PWB,或其他基板的焊区上,印制导电胶,，然后将该芯片的凸点适当加压后，再对导电胶固化，就完成了芯片与基板的互连。,导电粘接剂由,Pd-Ag,粉与特殊环氧树脂组成,，固化后保持一定弹性。因此，即使有应力加于结合处，也不易受损。,项目,批量生产规范,推荐规范,芯片厚度（,mm,）,0.3,0.5,芯片焊区节距（,m,）,最小,120,芯片焊区尺寸（,m,）,最小,9292,焊区材料,常规,Al,大于芯片封装尺寸,(mm),每边,1.0,0.4,0.7,封装焊区尺寸,(mm),0.4,0.7,0.6,引脚数（个）,45,525,200,焊区节距,(mm),1.0,，,0.8,，,0.65,，,0.5,印刷电路板参数,厚度为,0.6,1.5mm,，,2,层以上,4,层以上,LGA,型,CSP,的结构材料及尺寸统计表,LGA,型,CSP,的主要特点,:,(a,）体积小，而引脚节距大；,（,b,）容易安装；,（,c,）散热性能良好；,（,d,）电性能良好；,5.,微小模塑型,CSP,微小模塑型,CSP,是由日本三菱电机公司研制开发出来的一种新型封装形式。它主要由,IC,芯片、模塑的树脂和凸点等构成,。芯片上的焊区通过在芯片上的,金属布线与凸点,实现互连，整个芯片,浇铸在树脂上，只留下外部触点,。,微小模塑型,CSP,的制作工艺,：首先在,LSI,芯片上制作连接焊区和外引脚的,金属布线图形,，制出,Pb-Sn,焊料浸润性良好的,底层金属,，制出,聚酰亚胺缓冲层,，在聚酰亚胺开口区域采用蒸发光刻方法形成,Pb-Sn,层,；然后，将上述经过再布线的芯片到装焊在易于移植金凸点的框架上，使之于芯片焊区一一对应，加热加压，,Pb-Sn,熔化后就使框架上的金属凸点,(,一般为,Cu),移植到芯片上；最后，模塑封装，脱模去除毛刺，形成外电极焊球。,这种结构可实现很,高的引脚数,，有利于提高芯片的电学性能、减少封装尺寸、提高可靠性，完全可以满足储存器、高频器件和逻辑器件的高,I,O,数需求。同时由于它无引线框架和焊丝等，体积特别小，提高了封装效率。,6,.6 WLP,晶圆尺寸封装,(Wafer Level Package),6,.6.1,概述,晶圆尺寸封装,有别于传统、常用的芯片封装方式，是一种的提高硅片集成度的封装方法。,WLP,是将整片晶圆,封装完之后再,切割为一颗颗的单一芯片,，它号称是封装技术的未来主流，已投入研发的厂商包括,PCT,、,Aptos,、卡西欧、,EPIC,、富士通、三菱电子等。,简单地说,，WL-CSP 与传统的封装方式不同在于，传统的晶片封装是先切割再封测，而封装后约比原晶片尺寸增加20%；而WL-CSP则是先在整片晶圆上进行封装和测试，然后才划线分割，因此，封装后的体积与IC裸芯片尺寸几乎相同，能大幅降低封装后的IC 尺寸.,晶圆级芯片封装方法的最大特点,是其封装尺寸小、IC到PCB之间的电感很小、并且缩短了生产周期，故可用于便携式产品中，并满足了轻、薄、小的要求，信息传输路径短、稳定性高、散热性好。,由于WL-CSP少了,传统密封的塑胶或陶瓷封装,，故IC晶片在运算时热量能够有效地散发，而不会增加主机的温度，这种特点对于便携式产品的散热问题有很多的好处。,6,.6.2WLP,晶圆尺寸封装的特点,：,1.,降低测试成本，特别是先进存储器件；,2.,通过批量生产晶圆降低封装成本；,3.,降低引线电感，提高电容特性；,4.,通过采用晶圆贴装降低,PCB,组装成本；,5.,改良裸片背面与发热球处的散热通道；,6.,降低贴装高度，实现真正的芯片尺寸贴装。,6,.6.3WLP,技术目前存在的难题,：,1.,专用技术需要对供应渠道作垂直集成或联合开发；,2.,如果不使用底部填充材料，则次级焊点的疲劳寿命可靠性会很差；,3.,缺少工业外部尺寸标准，不能实现多渠道材料与设备供应；,4.,特别适于高产量、高密度裸片晶圆的生产；,5.,采用内向焊点，其间距密度取决于产品线路板的承受能力；,6.WLP,间距的优化并不支持换代后芯片尺寸会急剧缩小的器件；,7.,新技术与基础设备投入很高，其投资回报要求产品要有较长生命周期。,6,.7,系统级芯片,(SoC,System on a Chip),从狭义角度讲,它是信息系统核心的,芯片集成,是将系,统关键部件集成在一块芯片上,;,从广义角度讲,SoC,是一个微小型系统,如果说中央处理器,(CPU),是大脑,那么,SoC,就是包括大脑、心脏、眼睛和手的系统。,国内外学术界一般倾向将,SoC,定义为将微处理器、模拟,IP,核、数字,IP,核和存储器,(,或片外存储控制接口,),集成在单一芯片上,它通常是客户定制的,或是面向特定用途的标准产品。,SoC,定义的基本内容主要表现在两方面,:,其一是它的构成,其二是它形成过程。,系统级芯片的构成,可以是系统级芯片控制逻辑模块、微处理器,/,微控制器,CPU,内核模块、数字信号处理器,DSP,模块、嵌入的存储器模块、和外部进行通讯的接口模块、含有,ADC/DAC,的模拟前端模块、电源提供和功耗管理模块,对于一个无线,SoC,还有射频前端模块、用户定义逻辑以及微电子机械模块,更重要的是一个,SoC,芯片内嵌有基本软件模块或可载入的用户软件等。,系统级芯片形成或产生过程包含以下三个方面,:,1),基于单片集成系统的软硬件协同设计和验证,;2),再利用逻辑面积技术使用和产能占有比例有效提高即开发和研究,IP,核生成及复用技术,特别是大容量的存储模块嵌入的重复应用等,;3),超深亚微米,(VDSM),、纳米集成电路的设计理论和技术。,SoC,是半导体行业里,专用集成电路（,ASIC,Application Specific Integrated Circuit,）和知识产权技术领先厂商们,的一种流行做法，,SoC,发展潜力巨大，但是相关的掩膜和小尺寸器件的制作及设备成本也相当高,。,因此,SoC,用户和,SoC,供应商都认为,SoC,可用或最终应用范围会比最初预期要小。,同时,，,SoC,的面市时间压力非常大，因此许多厂商和供应商都感到解决,存储器及混合信号集成要求,的最佳方法,(,至少在近期,),是通过,封装集成或者系统级封装,(SIP),技术,。,6,.8,系统级封装,(SiP,Sysem in a Package),SiP,又称为系统集成封装,，包括用于,地址子系统或功能集成中的封装技术,。而其,最大的问题,是该方法是一种刚刚出现的新方法，尚未得到广泛应用，相比之下，现行的组装技术有现成的供货渠道与应用基础。,因此和与先进技术相比，投资与应用才是面临的重大问题。,SiP,有三种主要,集成,方法,：,第一种是,无源和分立元件与有源,IC,的集成,，这就是早期的微组件技术，适用于无线和射频（,RF,，,Radio Frequency,）领域所需的集成封装；,第二种是,3D,封装技术,，即在一个封装中将多个封装或多个芯片层叠；,第三种是将,电源与地线的布线与芯片分开,，与某种,WLP,再分配技术一起用于,S,iP,解决方案。因为这些集成方法可以提高子系统的价值，因此受到广泛关注并被大量采用。,多样化的,SiP,技术,以往的,SiP,技术仅是用于特定的应用领域，,但是最近情况已经发生了很大的变化，,SiP,技术在很多应用领域里被大量应用起来，各种各样的,SiP,技术已经粉墨登场。,按照市场的需求，,SiP,的结构形式正向多样化方向发展，不同结构形式,具有不同的优点,，例如，,减少组装面积和重量实现轻便化，低功耗话，高速化，提高传输频率和可靠性。,从这些优点中，结合具体应用可以选择具有相应优点的,SiP,结构形式,。下面介绍一下,SiP,技术多样化的结构形式。,水平布置结构,叠片方式结构,无内插方式,埋入结构,芯片叠加,(CoC),技术,芯片堆叠的想法,最初来自于,缩小整体封装尺寸的要求,。采用芯片叠加,(CoC),技术后，,在逻辑和存储器芯片之间不再采用金线连接，而是采用凸块连接方式,。由于逻辑芯片和存储器之间没有金线连接，因此,信号数据传输速度能够变得更快,。,例如，以数码相机作为,高性能和小尺寸,要求的典型例子，数码相机从几年前的,几百万像素如今变为,1000,万像素,，其性能提高了,五倍,，那么所需,功耗也要求降低,，还要确保数码相机所用的电池寿命更长。,由于,CoC,方法,I/O,缓冲负载只是点到点连接,，因此，芯片只使用十分之一的电流，工作频率可以提高五倍，电压降低一半，功耗只有四分之一。另外一个额外好处是芯片尺寸将变得更小。,下图为芯片叠加,(CoC),技术示意图。,图,6-13,芯片叠加,(CoC),技术示意图,