微机的存储系统.pptx

微微机机的的存存储储系系统统是是微微机机的的仓仓库库，存存储储着着微微机机所所需需要要的的信信息息：控控制制微微机机工工作作的的操操作作系系统统、驱驱动动各各个个部部件件运运行行的的软软件件、各各种种功功能能的的应应用用软软件件、用用户户需需要要的的各各种种数数据据等等。微微机机存存储储系系统统一一般般是是由由半半导导体体存存储储器器组组成成，常常用用的的有有只只读读存存储储器器ROM和和可可读读写写存存储储器器RAM、光光盘、盘、U盘等。盘等。第第5 5章章 微机的存储系统微机的存储系统 本本章章将将介介绍绍微微机机的的存存储储系系统统的的组组成成和和层层次次结结构构；各各种种半半导导体体存存储储器器（ROM和和RAM）的的结结构构、工工作作原原理理和和主主要要特特征征、常常用用的的组组成成半半导导体体存存储储器器的的芯芯片片；简简述述新新型型的的非非挥挥发发随随机机存存取取存存储储器器；最最后后对对PC机机存存储储器器的组织与管理作了概括。的组织与管理作了概括。第第5 5章章 微机的存储系统微机的存储系统 计算机系统中，按与计算机系统中，按与CPU的关系，存储系统可分的关系，存储系统可分为为内存内存与与外存外存。内存是内部存储器的简称，又称为内存是内部存储器的简称，又称为主存主存。主存直。主存直接与控制器、运算器连接，是计算机的组成部分。主接与控制器、运算器连接，是计算机的组成部分。主存用来存放计算机运行期间的大量程序和需要处理的存用来存放计算机运行期间的大量程序和需要处理的数据及处理过程中产生的中间结果等。数据及处理过程中产生的中间结果等。5.1 5.1 微机的存储系统的组成微机的存储系统的组成 主存可以由主存可以由CPU直接访问直接访问，一般由，一般由MOS型半导型半导体存储器组成；计算机工作的过程即是不断地由控制体存储器组成；计算机工作的过程即是不断地由控制器从主存中取出指令，再分析指令、执行指令的过程。器从主存中取出指令，再分析指令、执行指令的过程。因此主存具有因此主存具有较快存取速度较快存取速度的能力以保证计算机的能力以保证计算机的运行速度。的运行速度。5.1 5.1 微机的存储系统的组成微机的存储系统的组成 计计算算机机硬硬件件系系统统中中的的外外存存即即外外部部存存储储器器，又又称称为为辅助存储器，简称辅助存储器，简称辅存辅存或或外存外存。外外存存储储器器用用来来存存放放系系统统程程序序和和大大型型数数据据文文件件及及数数据据库库等等。外外存存储储器器中中的的数数据据和和程程序序必必须须调调到到内内存存中中CPU才才能能执执行行或或调调用用。外外存存不不直直接接与与CPU连连接接，而而是是通通过过I/O接接口口与与CPU连连接接，其其特特点点是是存存储储器器容容量量大大、成成本本低低但但存存取取速速度度慢慢，目目前前主主要要有有磁磁盘盘、光光盘盘、磁磁带带存储器等。存储器等。5.1 5.1 微机的存储系统的组成微机的存储系统的组成 高高速速缓缓冲冲存存储储器器（cache）是是计计算算机机系系统统中中的的一一个个高高速速但但容容量量小小的的存存储储器器，用用来来临临时时存存放放CPU正正在在使使用用和和可可能能就就要要使使用用的的局局部部指指令令和和数数据据。通通常常用用双双极极型型半半导导体体存存储储器器组组成成，解解决决CPU与与主主存存之之间间的的存存取取速速度度问问题题。磁磁盘盘Cache具具有有主主存存的的较较快快存存取取速速度度又又解解决决了了辅存的存取速度问题。辅存的存取速度问题。5.1 5.1 微机的存储系统的组成微机的存储系统的组成5.1 5.1 微机的存储系统的组成微机的存储系统的组成 计计算算机机的的主主存存一一般般是是由由半半导导体体存存储储器器组组成成，外外存存有有磁磁带带、磁磁盘盘、光光盘盘等等，也也可可以以由由半半导导体体存存储储器器组组成成。近近几几年年来来，大大容容量量的的半半导导体体存存储储器器如如Flash存存储储器器（闪闪存存）的的价价格格迅迅速速下下降降，用用闪闪存存制制成成的的“优优盘盘”、移动硬盘移动硬盘成了很受欢迎的外存。成了很受欢迎的外存。5.1 5.1 微机的存储系统的组成微机的存储系统的组成 半半导导体体存存储储器器的的类类型型很很多多，可可按按存存储储介介质质、功功能能、结构的不同来进行不同的分类结构的不同来进行不同的分类。n 按按存存储储介介质质：磁磁表表面面存存储储器器（硬硬磁磁盘盘、软软磁磁盘盘、磁带等）、光表面存储器和半导体存储器；磁带等）、光表面存储器和半导体存储器；n 按按读读写写功功能能：只只读读存存储储器器ROM和和随随进进存存取取存存储储器器RAM；5.1.1 5.1.1 半导体存储器分类组成半导体存储器分类组成n 按按信信息息的的可可保保存存性性：非非永永久久性性记记忆忆存存储储器器RAM和和永永久久性性记记忆忆存存储储器器（断断电电后后信信息息仍仍保保存存）ROM、磁磁表表面或光表面存储器；面或光表面存储器；n 按按在在计计算算机机系系统统中中的的作作用用：主主存存储储器器（内内存存）、辅助存储器（外存）、高速缓冲存储器。辅助存储器（外存）、高速缓冲存储器。n 按按制制造造工工艺艺：分分为为MOS型型和和双双极极型型两两大大类类。一一般般都是都是MOS型存储器型存储器。5.1.1 5.1.1 半导体存储器分类组成半导体存储器分类组成磁芯存储器磁芯存储器磁鼓存储器磁鼓存储器孔带磁鼓孔带磁鼓磁带存储磁带存储软磁盘软磁盘5.1.1 5.1.1 半导体存储器分类组成半导体存储器分类组成 存储器从结构上可分为存储器从结构上可分为存储体存储体、地址译码电路地址译码电路及及片选和读写控制逻辑片选和读写控制逻辑三部分。三部分。1.存储体存储体 存储体是存储器芯片的主要部分，用来存储信存储体是存储器芯片的主要部分，用来存储信息。每个存储单元具有一个息。每个存储单元具有一个唯一的地址唯一的地址，可存储，可存储1位位（位片结构）或多位（字片结构）二进制数据。（位片结构）或多位（字片结构）二进制数据。5.1.2 5.1.2 存储器的结构存储器的结构 2.2.地址译码电路地址译码电路 分为单译码结构、双译码结构。分为单译码结构、双译码结构。根据输入的地址编码来选中芯片内某个特定的存根据输入的地址编码来选中芯片内某个特定的存储单元。双译码分储单元。双译码分X X、Y Y轴排列方式，可简化芯片设计。轴排列方式，可简化芯片设计。5.1.2 5.1.2 存储器的结构存储器的结构地址译码电路地址译码电路5.1.2 5.1.2 存储器的结构存储器的结构 3.3.片选和读写控制逻辑片选和读写控制逻辑 （1）片选端片选端CS或或CE：有效时，可以对该芯片进行：有效时，可以对该芯片进行读写操作。读写操作。（2）输出输出OE：控制读操作。有效时，芯片内数据：控制读操作。有效时，芯片内数据输出，该控制端对应系统的读控制线。输出，该控制端对应系统的读控制线。（3）写写WE：控制写操作。有效时，数据可存入芯：控制写操作。有效时，数据可存入芯片中，该控制端对应系统的写控制线。片中，该控制端对应系统的写控制线。5.1.2 5.1.2 存储器的结构存储器的结构 1 1存储容量存储容量这是内存储器的一个重要指标，通常用该内存储这是内存储器的一个重要指标，通常用该内存储器所能存储的字数及字长的乘积来表示，即器所能存储的字数及字长的乘积来表示，即 存储容量存储容量=字数字数字长字长如如16位微型机的最大内存容量为位微型机的最大内存容量为1 MB，即，即1M8位，而位，而32位微型机的最大内存容量为位微型机的最大内存容量为4 GB，即即4G8位等。位等。5.1.3 5.1.3 存储器的性能指标存储器的性能指标 2最大存取时间最大存取时间内存储器从内存储器从接收接收、寻找存储单元寻找存储单元的地址码开始，的地址码开始，到它到它取出或存入取出或存入数码为止所需的时间叫做数码为止所需的时间叫做存取时间存取时间。通常手册上给出该常数的上限值，称为最大存取通常手册上给出该常数的上限值，称为最大存取时间。最大存取时间愈短，存储器的工作速度愈高。时间。最大存取时间愈短，存储器的工作速度愈高。半导体存储器的最大存储时间为几纳秒至几百纳秒。半导体存储器的最大存储时间为几纳秒至几百纳秒。5.1.3 5.1.3 存储器的性能指标存储器的性能指标 3可靠性可靠性存储器的可靠性指存储器对存储器的可靠性指存储器对电磁场电磁场及及温度温度等的变等的变化的抗干扰能力。半导体存储器因采用大规模的集成化的抗干扰能力。半导体存储器因采用大规模的集成电路的工艺，可靠性较高，平均无故障间隔时间为几电路的工艺，可靠性较高，平均无故障间隔时间为几千小时以上。千小时以上。其它指标有其它指标有体积体积、功耗功耗、工作温度范围工作温度范围、成本成本等。等。5.1.3 5.1.3 存储器的性能指标存储器的性能指标 随机存取存储器随机存取存储器RAM的特点是它的存储单元的的特点是它的存储单元的内容可根据需要内容可根据需要随时读出或写入随时读出或写入，但，但断电断电后其存储的后其存储的信息也会随着信息也会随着消失消失。在微机中常用它存放原始的数据、运算的中间结在微机中常用它存放原始的数据、运算的中间结果以及最终的结果，或断电后没有其他影响的用户程果以及最终的结果，或断电后没有其他影响的用户程序。序。5.2 随机存取存储器（随机存取存储器（RAM）RAM存储器按工艺分为存储器按工艺分为双极型双极型和和MOS型型两种。两种。MOS型型RAM集成度高、工艺简单、功耗低，微机中集成度高、工艺简单、功耗低，微机中广泛使用广泛使用MOS型型RAM。由于技术的发展，无论由于技术的发展，无论SRAM和和DRAM其集成度其集成度越来越高。不同的容量、不同的速度、不同的功能越来越高。不同的容量、不同的速度、不同的功能RAM芯片有很多种，为工业应用提供了选择上的灵活芯片有很多种，为工业应用提供了选择上的灵活性。性。5.2 随机存取存储器（随机存取存储器（RAM）静态随机存取存储器静态随机存取存储器SRAM结构简单，连接电路结构简单，连接电路也方便，多数是由也方便，多数是由MOS管管组成的组成的双稳态触发器双稳态触发器集成在集成在硅晶片上而构成。硅晶片上而构成。1.SRAM的结构的结构 SRAM中的每一个存储单元可存放中的每一个存储单元可存放8位二进制信位二进制信息。存储单元中的每息。存储单元中的每1位由双稳态触发器（位由双稳态触发器（CMOS工工艺）构成，称为一个艺）构成，称为一个基本存储电路基本存储电路，简称，简称存储元件存储元件。5.2.1 静态随机存取存储器（静态随机存取存储器（SRAM）（1）基本存储电路）基本存储电路 静态随机存取存储器静态随机存取存储器SRAM有有6个个MOS管组成：管组成：n T1T4 组成一个双稳态触发器。双稳态元件组成一个双稳态触发器。双稳态元件构成信息的基本存储单位。构成信息的基本存储单位。n T5、T6 为行选通门为行选通门(每个存储单元一对选通门每个存储单元一对选通门)，受地址译码信号控制的。，受地址译码信号控制的。n T7、T8 为列选通门为列选通门(每列存储单元一对选通门每列存储单元一对选通门)，受列选信号控制。，受列选信号控制。5.2.1 静态随机存取存储器（静态随机存取存储器（SRAM）5.2.1 静态随机存取存储器（静态随机存取存储器（SRAM）静态随机存取存储器静态随机存取存储器SRAM读出数据时相应的读出数据时相应的行选择信号行选择信号和和列选择信号列选择信号均为有效高电平，均为有效高电平，T5、T6、T7、T8均导通，触发器的状态均导通，触发器的状态Q通过通过T5（T6）传）传递给递给数据线数据线D，D通过通过T7（T8）送到）送到I/O线上。读出线上。读出信息时，触发器状态不受影响，为信息时，触发器状态不受影响，为非破坏性读出非破坏性读出。5.2.1 静态随机存取存储器（静态随机存取存储器（SRAM）（2）SRAM组成结构组成结构 SRAM结构由结构由存储体存储体和和外围电路外围电路（行（行/列地址译列地址译码器、码器、I/O缓冲器和读写控制电路等）组成。缓冲器和读写控制电路等）组成。每块存储芯片都有一个每块存储芯片都有一个片选控制端片选控制端，片选信号由，片选信号由地址线的高位地址线的高位译码译码产生，用来选择存储单元所在的芯产生，用来选择存储单元所在的芯片；而低位地址线经片内译码选中该芯片内的某个存片；而低位地址线经片内译码选中该芯片内的某个存储单元。储单元。电路中的三态缓冲器用于输入输出缓冲。电路中的三态缓冲器用于输入输出缓冲。5.2.1 静态随机存取存储器（静态随机存取存储器（SRAM）2.SRAM的读的读/写过程写过程 读过程读过程：先通过：先通过12位地址位地址A0A11加到加到RAM芯芯片的片的地址输入端地址输入端，经，经X与与Y地址地址译码器译码译码器译码，分别产生，分别产生一根一根行选信号行选信号与一根与一根列选信号列选信号，选中，选中行列交叉点行列交叉点上的上的存储单元。该单元中存储的代码存储单元。该单元中存储的代码I/O电路电路放大、整形放大、整形后送至三态输入输出缓冲器。三态输入输出缓冲器在后送至三态输入输出缓冲器。三态输入输出缓冲器在CPU发出的片选信号和读信号的控制下将发出的片选信号和读信号的控制下将三态门打开三态门打开，于是存储单元的信息就被送到数据总线于是存储单元的信息就被送到数据总线DB上，完成读上，完成读出操作。出操作。5.2.1 静态随机存取存储器（静态随机存取存储器（SRAM）写过程写过程：SRAM的写入过程是通过的写入过程是通过12位地址位地址A0A11加到加到RAM芯片的芯片的地址输入端地址输入端，双译码后选中，双译码后选中某个存储单元；某个存储单元；CPU将要写入的数据放在将要写入的数据放在数据总线数据总线DB上，三态输入输出缓冲器在片选信号和写入信号上，三态输入输出缓冲器在片选信号和写入信号作用下被作用下被打开打开，将，将DB上的数据上的数据送入缓冲器送入缓冲器；缓冲器；缓冲器数据经数据经I/O电路传送到电路传送到I/O和线上，再送到存储单元和线上，再送到存储单元的位线上，从而的位线上，从而写入写入到所选中的存储单元内。到所选中的存储单元内。5.2.1 静态随机存取存储器（静态随机存取存储器（SRAM）3.常用的常用的SRAM存储器存储器 （1）同步突发静态随机存取存储器）同步突发静态随机存取存储器 SB SRAM （2）多端口静态随机存取存储器）多端口静态随机存取存储器 Multi-SRAM （3）先进先出存储器）先进先出存储器 FIFO SRAM （4）非挥发静态随机存取存储器）非挥发静态随机存取存储器 NV SRAM 5.2.1 静态随机存取存储器（静态随机存取存储器（SRAM）DRAM特点有存特点有存储密度高储密度高，存取速度，存取速度相对较慢相对较慢，且需要且需要定时刷新定时刷新电路，否则所存储的内容会丢失。电路，否则所存储的内容会丢失。DRAM用于用于大容量存储大容量存储，一般用作计算机的，一般用作计算机的主存主存储器（内存）。储器（内存）。5.2.2 动态随机存取存储器（动态随机存取存储器（DRAM）1.DRAM的基本存储电路与存储器结构的基本存储电路与存储器结构 （1）DRAM单管基本存储电路单管基本存储电路 DRAM基本存储电路基本存储电路多为单管电路，只有一个多为单管电路，只有一个管子管子T和一个和一个(寄生寄生)电容电容C，单个基本存储电路存放，单个基本存储电路存放的是的是“1”还是还是“0”，取，取决于电容器的充电状态。决于电容器的充电状态。5.2.2 动态随机存取存储器（动态随机存取存储器（DRAM）DRAM在在读操作读操作时行时行地址译码地址译码选中某一行，该选中某一行，该行上所有基本存储电路中的管子行上所有基本存储电路中的管子T全全导通导通，于是连在，于是连在每一列上的刷新放大器读取该行上各列每一列上的刷新放大器读取该行上各列电容电容C的电压。的电压。刷新放大器灵敏度高，将读得的电压放大整形成刷新放大器灵敏度高，将读得的电压放大整形成逻辑逻辑“0”或或“1”的电平。对列地址进行译码产生的电平。对列地址进行译码产生列选列选信信号，列选信号将被选行中该列的基本存储电路内容读号，列选信号将被选行中该列的基本存储电路内容读出送到芯片的数据输入输出出送到芯片的数据输入输出（I/O）线）线上。上。5.2.2 动态随机存取存储器（动态随机存取存储器（DRAM）DRAM写操作写操作时相应行、列选择线为时相应行、列选择线为“1”，数，数据输入输出（据输入输出（I/O）线上的信息经）线上的信息经刷新放大器刷新放大器驱动驱动后再通过后再通过T管加到管加到电容电容C上。上。DRAM刷新刷新(再生再生)时在读写过程中，某条行选时在读写过程中，某条行选线为线为“1”，该行上所有，该行上所有(各列各列)基本存储电路都被选通，基本存储电路都被选通，由刷新放大器读取电容由刷新放大器读取电容C上电压；对非写的存储电路，上电压；对非写的存储电路，刷新放大器读出、放大、驱动之后又立即对之刷新放大器读出、放大、驱动之后又立即对之重写重写，进行刷新进行刷新(又称又称再生再生)，维持电容，维持电容C上的电荷，保持该上的电荷，保持该存储电路中的内容（即状态）不变。存储电路中的内容（即状态）不变。5.2.2 动态随机存取存储器（动态随机存取存储器（DRAM）（2）DRAM组成组成 某单管存储元件组成的某单管存储元件组成的DRAM存储矩阵，共有存储矩阵，共有16384个存储单元，每个存储单元只有一个存储元个存储单元，每个存储单元只有一个存储元件，故存储容量为件，故存储容量为16K1。它需要。它需要14位地址码，分位地址码，分成成X地址码地址码（7位）和位）和Y地址译码地址译码（7位）来共同选择位）来共同选择所需的存储单元。所需的存储单元。5.2.2 动态随机存取存储器（动态随机存取存储器（DRAM）2.常见的常见的 DRAM存储器存储器（1）早期）早期 DRAM（2）FPM DRAM（3）EDO DRAM（4）SDRAM（5）SLDRAM（6）DDR SDRAM（7）RDRAM（8）铁电随机存取存储器）铁电随机存取存储器FRAM（9）磁随机存取存储器）磁随机存取存储器MRAM 5.2.2 动态随机存取存储器（动态随机存取存储器（DRAM）只读存储器只读存储器ROM(Read Only Memory)正常在正常在线使用时线使用时只读不写只读不写，其中的内容不会改变，即使掉电，其中的内容不会改变，即使掉电也不会丢失。也不会丢失。ROM中存放中存放系统软件系统软件和系统和系统配置参数配置参数、应用程序和常数、表格等，存储在应用程序和常数、表格等，存储在ROM中的这些内容中的这些内容称为固件称为固件(Firmware)。大批量生产的固件常用大批量生产的固件常用Mask（掩模）（掩模）ROM和和PROM，研制和小批量生产时常用，研制和小批量生产时常用EPROM、E2PROM和和FLASH，以便修改、升级程序和编程。，以便修改、升级程序和编程。5.3 只读存储器（只读存储器（ROM）5.3.1 只读存储器的组成与分类只读存储器的组成与分类 只读存储器与随机只读存储器与随机存取存储器类似，只读存取存储器类似，只读存储器也是由存储器也是由地址译码地址译码电路电路、存储矩阵读出电存储矩阵读出电路路等部分组成。等部分组成。1.只读存储器的组成只读存储器的组成 只只读读存存储储器器的的存存储储矩矩阵阵有有128128，14位位地地址址线线分分行行、列列译译码码，行行译译码码选选中中一一行行时时该该行行上上的的全全部部存存储储单单元元信信息息都都选选通通到到各各列列的的列列线线上上，而而只只有有列列译译码码选选中中的的列列上上的的三三态态门门打打开开，该该列列上上的的信信息息才才能能经经过过该该列列选选门门送送到到片片选选信信号号控控制制的的三三态态输输出出门门进进行行输输出，即只把行列交叉点上的单元内信息读出。出，即只把行列交叉点上的单元内信息读出。5.3.1 只读存储器的组成与分类只读存储器的组成与分类 信息所在存储单元的晶体管仅起一个信息所在存储单元的晶体管仅起一个开关开关作用：作用：晶体管漏极与列线相连的单元存储的信息为晶体管漏极与列线相连的单元存储的信息为“0”，因为选中时该单元晶体管导通，将列线下拉为因为选中时该单元晶体管导通，将列线下拉为“0”电平；晶体管漏极不与列线相连的单元存储的信息电平；晶体管漏极不与列线相连的单元存储的信息为为“1”。各单元存储的信息各单元存储的信息固定不变固定不变，只读不写，所以，只读不写，所以读出控制读出控制电路简单电路简单，读出，读出信息可靠信息可靠。八片这样的存。八片这样的存储矩阵可构成储矩阵可构成16KB的的ROM存储器。存储器。5.3.1 只读存储器的组成与分类只读存储器的组成与分类 2.只读存储器的分类只读存储器的分类 只读存储器的基本存储电路可看作一个开关电只读存储器的基本存储电路可看作一个开关电路，开关种类不同，只读存储器类型亦不同。路，开关种类不同，只读存储器类型亦不同。掩模式掩模式ROM在芯片制造过程中可采用连线或断在芯片制造过程中可采用连线或断线的方法使开关线的方法使开关S接通或断开，栅或厚栅接通或断开，栅或厚栅(开启电压开启电压低或高低或高)来使开关来使开关S接通或断开。接通或断开。PROM制成后所有开关都处于同一种状态，允制成后所有开关都处于同一种状态，允许用户在特定的设备上对成品芯片中的各个开关许用户在特定的设备上对成品芯片中的各个开关S作作一次性编程修改。一次性编程修改。5.3.1 只读存储器的组成与分类只读存储器的组成与分类 EPROM：出厂出厂时所有存储的值全为时所有存储的值全为“1”。24V电压写值，电压写值，紫外线紫外线透过石英玻璃窗口照射清除。透过石英玻璃窗口照射清除。EPROM具有具有多次改写多次改写的优点，但价格比的优点，但价格比PROM贵。贵。E2PROM：可：可电擦除编程电擦除编程ROM工作原理与工作原理与EPROM类似，但擦除和编程更方便，但也更贵，集类似，但擦除和编程更方便，但也更贵，集成度也更低。写操作的时间比读操作的长得多。成度也更低。写操作的时间比读操作的长得多。FLASH：工作原理与：工作原理与EPROM/E2PROM类似，类似，无论是价格还是功能，都介于后两者之间。无论是价格还是功能，都介于后两者之间。5.3.1 只读存储器的组成与分类只读存储器的组成与分类 5.3.2 常用常用EPROM存储芯片存储芯片 Intel 27系列芯片引脚图系列芯片引脚图5.3.3 快闪存储器快闪存储器(FLASH)FLASH也称闪烁存储器，简称也称闪烁存储器，简称闪存闪存，因其可以，因其可以快速重新编程使其内容频繁变化而得名。快速重新编程使其内容频繁变化而得名。FLASH存储存储信息密度高、存取速度快、成本低信息密度高、存取速度快、成本低、不挥发，可以块擦除、单一供电，得到广泛应用。不挥发，可以块擦除、单一供电，得到广泛应用。1.FLASH单元存储电路与存储矩阵单元存储电路与存储矩阵 FLASH单元存储电路由一个晶体管构成，其被单元存储电路由一个晶体管构成，其被氧化物包围的浮空栅内有电荷（电子）时衬底上源氧化物包围的浮空栅内有电荷（电子）时衬底上源和漏极和漏极导通导通，为一种稳定状态，可视之为，为一种稳定状态，可视之为“0”；浮；浮空栅内无电荷（电子）时源与漏极空栅内无电荷（电子）时源与漏极不通不通，为另一种，为另一种稳定状态，可视之为稳定状态，可视之为“1”。5.3.3 快闪存储器快闪存储器(FLASH)FLASH单元存储电路和逻辑符号单元存储电路和逻辑符号 5.3.3 快闪存储器快闪存储器(FLASH)FLASH单元存储矩阵单元存储矩阵 5.3.3 快闪存储器快闪存储器(FLASH)2.FLASH芯片内部结构芯片内部结构 HN29WT800是广泛应用的是广泛应用的8Mb FLASH存储存储器。器。HN29WT800组成由组成由存储体存储体、地址缓冲与译码地址缓冲与译码、命令用户接口命令用户接口CUI、状态、状态/标识寄存器、写状态机标识寄存器、写状态机WSM、灵敏放大器、复接器及数据输入、灵敏放大器、复接器及数据输入/输出缓冲输出缓冲器等。器等。HM29WT800共有共有19个块，这些块位于不同个块，这些块位于不同的寻址空间，各块存储内容不同，操作各自独立，的寻址空间，各块存储内容不同，操作各自独立，每块都可单独编程设置成不同的操作模式。每块都可单独编程设置成不同的操作模式。5.3.3 快闪存储器快闪存储器(FLASH)5.3.3 快闪存储器快闪存储器(FLASH)3.FLASH操作操作 读操作读操作模式有四种：读取存储块中数据、读取模式有四种：读取存储块中数据、读取状态寄存器、读取分块锁定状态、读取标识。状态寄存器、读取分块锁定状态、读取标识。写操作写操作模式有三种：编程模式有三种：编程(写入命令和数据写入命令和数据)、擦、擦除除(写入命令写入命令)、其它、其它(写入命令写入命令)。5.3.3 快闪存储器快闪存储器(FLASH)现代计算机的运行速度不断提高，就存储器子系现代计算机的运行速度不断提高，就存储器子系统而言，除了器件本身的性能提高外，还要归功于统而言，除了器件本身的性能提高外，还要归功于(Cache)技术的应用。技术的应用。Cache也用半导体材料制成，也用半导体材料制成，速度比主存快速度比主存快5倍倍左右。因其左右。因其价格较高价格较高，故，故容量通常容量通常较小较小，仅用于保存主存中最经常用到的一部分，仅用于保存主存中最经常用到的一部分内容副内容副本本。使用一级。使用一级Cache，可使存储器的存取速度提高，可使存储器的存取速度提高4至至10倍。倍。5.4 高速缓冲存储器（高速缓冲存储器（Cache）微机中均设置有微机中均设置有一级缓存一级缓存(L1 Cache)和和二级缓二级缓存存(L2 Cache)，Cache内容只是主存中部分存储数内容只是主存中部分存储数据块的副本，它们以块为单位一一对应据块的副本，它们以块为单位一一对应，Cache使使CPU访问内存的速度大大加快。访问内存的速度大大加快。所所谓谓“Cache”原原意意是是指指勘勘探探人人员员的的藏藏物物处处，现现引引申申为为“高高速速缓缓存存”，Cache由由规规模模较较小小、速速度度与与CPU相当的相当的SRAM构成。构成。5.4.1 Cache工作原理工作原理 高速缓冲存储系统的基本结构高速缓冲存储系统的基本结构 5.4.1 Cache工作原理工作原理 微机中的主存储器主要有微机中的主存储器主要有MOS型动态型动态RAM构成，构成，其工作速度比其工作速度比CPU低一个数量级低一个数量级，加上，加上CPU的所有的所有访问都要通过总线，所以减少存储器的访问都要通过总线，所以减少存储器的访问时间访问时间是是提高计算机速度的关键。在保证系统的性能价格比提高计算机速度的关键。在保证系统的性能价格比的前提下，使用高性能的的前提下，使用高性能的SRAM芯片组成高速小容量芯片组成高速小容量的的高速缓冲存高速缓冲存储器，使用最低价格、最小体积、能储器，使用最低价格、最小体积、能提供提供更大的存储空间更大的存储空间的的DRAM芯片（或内存条）组芯片（或内存条）组成主存储器。成主存储器。5.4.1 Cache工作原理工作原理 工作原理：工作原理：CPU访问存储器时，访问存储器时，CPU输出访问输出访问主存的地址，经地址总线送到主存的地址，经地址总线送到Cache的主存地址寄的主存地址寄存器存器MA，判断该单元的内容是否已经在，判断该单元的内容是否已经在Cache中存中存储。如所需的储。如所需的信息存在信息存在，称为，称为“命中命中”，立即把访，立即把访问地址转换成其在问地址转换成其在Cache中的地址，随即访问中的地址，随即访问Cache存储器。如果被访问的存储器。如果被访问的内容不在内容不在Cache中中，称为称为“未命中未命中”，CPU直接访问主存，并将包含该直接访问主存，并将包含该单元的一个存储块的内容及该块的地址，信息装入单元的一个存储块的内容及该块的地址，信息装入Cache中中。5.4.1 Cache工作原理工作原理 CPU访问访问Cache时，找到所需信息的百分比称时，找到所需信息的百分比称为为命中率命中率。当。当Cache容量为容量为32KB时，一般的命中率时，一般的命中率为为86%，当，当Cache的容量为的容量为64KB时，命中率为时，命中率为92%。92%的含义是的含义是CPU用用92%的时间处于零等的时间处于零等待中待中,并访问并访问Cache中的代码和数据。中的代码和数据。设经过前面的操作设经过前面的操作Cache中已保存了一个指令中已保存了一个指令序列，当序列，当CPU按地址再次访问时，按地址再次访问时，Cache控制器会控制器会先分析地址，看其是否已在先分析地址，看其是否已在Cache中，若在，则立中，若在，则立即访问；否则，去访问主存。即访问；否则，去访问主存。5.4.1 Cache工作原理工作原理 因为高速缓冲存储器容量远小于低速大因为高速缓冲存储器容量远小于低速大容量主存储器，所以它不可能包含主存储器的容量主存储器，所以它不可能包含主存储器的所有信息。所有信息。当高速缓存区内容满时，需要存储新的低当高速缓存区内容满时，需要存储新的低速大容量主存储器位置上的内容，以速大容量主存储器位置上的内容，以替换替换旧的旧的位置上的内容。设计高速缓冲存储器的目的是位置上的内容。设计高速缓冲存储器的目的是使使CPU的访问尽可能在高速缓存器中进行。的访问尽可能在高速缓存器中进行。5.4.1 Cache工作原理工作原理 在在Cache中应尽量存放中应尽量存放CPU最近在使用最近在使用的指令的指令与数据。当与数据。当Cache装满后装满后，可将长期不用的数据，可将长期不用的数据删删去去，以提高，以提高Cache的使用效率。的使用效率。为保持在为保持在Cache中的数据与主存储器中的数据中的数据与主存储器中的数据的的一致性一致性，确保，确保Cache中中更新更新过的数据不会因覆盖过的数据不会因覆盖而消失，必须将而消失，必须将Cache中的数据及时更新并准确地中的数据及时更新并准确地反映到主存储器：由反映到主存储器：由CPU到到Cache，再到主存。，再到主存。5.4.2 Cache基本操作基本操作 CPU与与Cache之间之间按行传输按行传输，一般一行为，一般一行为32个个字节；字节；Cache与主存之间与主存之间按页（又称块）传输按页（又称块）传输，页的，页的大小与大小与Cache与主存之间地址映射方式相关。与主存之间地址映射方式相关。1.读操作读操作 CPU命中命中Cache是指从是指从Cache中读出数据送到数中读出数据送到数据总线上，并立即进行下一次访问操作；据总线上，并立即进行下一次访问操作；CPU未命中未命中Cache指指CPU就从主存中读出数据，同时就从主存中读出数据，同时Cache替换替换部件把被读单元所在的存储块从主存拷贝到部件把被读单元所在的存储块从主存拷贝到Cache中。中。5.4.2 Cache基本操作基本操作 2.写操作写操作 （1）通写式（）通写式（Write-Through）每次写入每次写入Cache的同时也写入主存，使主存与的同时也写入主存，使主存与Cache对应单元的内容始终保持一致。不会造成数据对应单元的内容始终保持一致。不会造成数据丢失，影响工作速度。丢失，影响工作速度。（2）改进通写式（）改进通写式（Improve Write-Through）若若Cache写入后紧接着进行的是读操作，那么在写入后紧接着进行的是读操作，那么在主存写入完成前即让主存写入完成前即让CPU开始下一个操作，这样就不开始下一个操作，这样就不致于造成时间上的浪费。致于造成时间上的浪费。5.4.2 Cache基本操作基本操作 （3）回写式（）回写式（Write-Back）只是在相应内容被替换出只是在相应内容被替换出Cache时才考虑向主存时才考虑向主存回写，即回写，即Cache中的某行数据只要在它存在期间发生中的某行数据只要在它存在期间发生过对它的写操作，那么在该行被覆盖（替换出过对它的写操作，那么在该行被覆盖（替换出Cache）前必须将其内容写回到对应主存位置中；如）前必须将其内容写回到对应主存位置中；如果该行内容没有被改写，则其内容可以直接淘汰，不果该行内容没有被改写，则其内容可以直接淘汰，不需回写。这种方式的速度比通写式的快，被普遍采用。需回写。这种方式的速度比通写式的快，被普遍采用。5.4.2 Cache基本操作基本操作 3.地址映射地址映射 （1）直接映射）直接映射 将主存中的块号将主存中的块号(块地址块地址)对对Cache中的块数中的块数(块块的总数的总数)取模，得到其在取模，得到其在Cache中的块号。相当于将中的块号。相当于将主存的空间按主存的空间按Cache的大小分区，每个区内相同的块的大小分区，每个区内相同的块号映射到号映射到Cache中的同一块号。中的同一块号。5.4.2 Cache基本操作基本操作 优点：优点：直接映射最简单，块调入直接映射最简单，块调入Cache时不涉及时不涉及替换策略问题，地址变换速度快。替换策略问题，地址变换速度快。缺点：缺点：块冲突概率高，当程序反复访问冲突块中块冲突概率高，当程序反复访问冲突块中的数据时，的数据时，Cache命中率急剧下降，命中率急剧下降，Cache中有空闲中有空闲块无法利用。块无法利用。5.4.2 Cache基本操作基本操作直接映射的对应关系直接映射的对应关系 5.4.2 Cache基本操作基本操作 （2）全相联映射）全相联映射 主存中的每个块可映射主存中的每个块可映射到到Cache中任意一个块的位中任意一个块的位置上；置上；优点优点是具有相当高的是具有相当高的Cache命中率，命中率，缺点缺点是查找是查找速度慢；数据块调入时存在速度慢；数据块调入时存在复杂的替换策略问题。复杂的替换策略问题。全相联映射的对应关系全相联映射的对应关系 5.4.2 Cache基本操作基本操作 （3）组相联映射）组相联映射 将将Cache和主存各自分为和主存各自分为若干组，各组之间采用直接映若干组，各组之间采用直接映射，组内各块之间采用全相联射，组内各块之间采用全相联映射。是全相联映射和直接映映射。是全相联映射和直接映射的射的折中折中，即组数为，即组数为1时就成了时就成了直接映射，分组数和块数相等直接映射，分组数和块数相等时就成了全相联映射。时就成了全相联映射。5.4.2 Cache基本操作基本操作 4.替换规则替换规则 替换规则应尽量使被替换下的块在下一时间段内替换规则应尽量使被替换下的块在下一时间段内最少用到。最少用到。（1）先进先出规则）先进先出规则FIFO：把最先调进：把最先调进Cache的的数据块替换出去。数据块替换出去。（2）近期最少使用规则）近期最少使用规则LRU：将：将Cache中近期使中近期使用最少的信息块替换出去。用最少的信息块替换出去。LRU规则需要随时记录规则需要随时记录Cache中各个块的使用情况，以确定哪个块是近期使中各个块的使用情况，以确定哪个块是近期使用最少的块。用最少的块。5.4.2 Cache基本操作基本操作 虚拟存储器是建立在虚拟存储器是建立在“主存主存-辅存辅存”层次上，将层次上，将主存和辅助存储器地址空间统一编址，使程序员可以主存和辅助存储器地址空间统一编址，使程序员可以按按比主存大得多的空间比主存大得多的空间来自由地编制程序，运行程序来自由地编制程序，运行程序又能获得又能获得接近于主存的存取速度接近于主存的存取速度。虚拟存储器的管理。虚拟存储器的管理由硬件实现的存储管理部件由硬件实现的存储管理部件MMU和操作系统软件共和操作系统软件共同完成。同完成。5.5