数字电子技术及应用593页全书电子教案课件.pptx

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,空白演示,在此输入您的封面副标题,第,1,章数字逻辑基础,数字信号和逻辑电平,数字电路中的数制和码制,逻辑运算,数字集成电路,逻辑函数的简化,数字电路的调试,本章小结,1.1,数字信号和逻辑电平,主要要求：,熟悉逻辑电平、数字信号的概念。,了解脉冲波形的主要参数。,模拟电路,电子电路分类,数字电路,传递、处理模拟,信号的电子电路,传递、处理数字,信号的电子电路,1.1.1,数字信号的特点和逻辑电平,一、数字信号的特点,数字信号,时间上和幅度上都是,离散的、突变的,信号,模拟信号,时间上和幅度上都是,连续,变化的信号,一、数字信号的特点,1.1.1,数字信号的特点和逻辑电平,一、数字信号的特点,数字电路的特点,输出信号与输入信号之间的对应逻辑关系,逻辑代数,只有高电平和低电平两个取值,导通,(,开,),、截止,(,关,),便于高度集成化、工作可靠性高、,抗干扰能力强和保密性好等,研究对象,分析工具,信,号,电子器件工作状态,主要优点,1.1.1,数字信号的特点和逻辑电平,二、逻辑电平,在数字系统中，采用的是二进制数，它只有,0,和,1,两个,数码，可以进行数值运算。,正逻辑体制,负逻辑体制,规定高电平为逻辑,1,、低电平为逻辑,0,规定低电平为逻辑,1,、高电平为逻辑,0,通常未加说明，则为正逻辑体制,逻辑体制,1.1.1,数字信号的特点和逻辑电平,二、逻辑电平,L,(,低电平,),0,0 1.5V,H,(,高电平,),1,3.5-5V,逻辑,电平,二值,逻辑值,电压,范围,CMOS,电路电压范围,与逻辑电平的关系,L,(,低电平,),0,0 0.8V,H,(,高电平,),1,2.7 3.5V,逻辑,电平,二值,逻辑值,电压,范围,TTL,电路电压范围,与逻辑电平的关系,在数字集成电路中，无论是,CMOS,数字集成电路，还是,TTL,数字集成电路，它们的高电平（,H,）和低电平（,L,）不是,一个固定的数值，而是允许有一定的变化范围。,1.1.1,数字信号的特点和逻辑电平,1.1.2,时序波形和数字波形,一、时序波形,又称为时钟波形，用,CP,表示，为周期性数字波形。,脉 冲 周 期,T,：,脉 冲 频 率,f,：,脉 冲 宽 度,t,w,：,占 空 比,q,：,脉 冲 幅 度,U,m,：,相邻两个脉冲之间的时间间隔。,单位为秒、毫秒、微秒、纳秒。,每秒时间内重复出现的脉冲个数,f,=1/,T,单位为赫兹、千赫兹、兆赫兹。,单个脉冲的持续时间。单位与周期相同。,脉冲宽度,t,w,与脉冲周期,T,的比值,q,=,t,w,/,T,脉冲电压变化的最大值。单位为伏、毫伏。,t,w,T,U,m,u,(,CP,),0,t,二、数字波形,非周期性波形,0,1,1,0,1,0,0,0,1,0,1,1,0,1,0,0,1,t,数字波形,时钟脉冲,CP,1,1,0,1,0,0,1,0,t,当数字波形与时钟波形同步时，数字波形的变化与时钟波形的变化是同时的。在时钟波形到来时，数字波形不一定变化，但数字波形的变化一定发生在时钟波形发生变化的时刻。,1.1.2,时序波形和数字波形,二、数字波形,例 如图，试求：,(1),计算出时钟波形（时序波形）的周期、频率和占空比,(2),写出数字波形的数据序列。,5/V,t/ms,1 2 3 4,5 6 7,8 9,10,1112,1314,1516,17,t/ms,解,:(1),求时钟波形（时序波形）的周期、频率、占空比和电压幅值。,周期,(T),：由时钟波形的横坐标可得,T,=2ms,频率,(f),：频率是周期的倒数,f=1/T=,1/2ms=500Hz,1.1.2,时序波形和数字波形,二、数字波形,例 如图，试求：,(1),计算出时钟波形（时序波形）的周期、频率和占空比,(2),写出数字波形的数据序列。,5/V,t/ms,1 2 3 4,5 6 7,8 9,10,1112,1314,1516,17,t/ms,解,:(1),求时钟波形（时序波形）的周期、频率、占空比和电压幅值。,占空比,(q),：占空比为脉冲宽度和周期的比值，由图可知,t,w,=1ms,因此得,q,=,t,w,/T=,1ms/2ms,=,0.5=50%,1.1.2,时序波形和数字波形,二、数字波形,例 如图，试求：,(1),计算出时钟波形（时序波形）的周期、频率和占空比,(2),写出数字波形的数据序列。,5/V,t/ms,1 2 3 4,5 6 7,8 9,10,1112,1314,1516,17,t/ms,解,:(1),求时钟波形（时序波形）的周期、频率、占空比和电压幅值。,电压幅值,(,U,m,),：电压幅值为脉冲电压波形变化的最大值，,由纵坐标可得：,U,m,=,5V,1.1.2,时序波形和数字波形,二、数字波形,例 如图，试求：,(1),计算出时钟波形（时序波形）的周期、频率和占空比,(2),写出数字波形的数据序列。,5/V,t/ms,1 2 3 4,5 6 7,8 9,10,1112,1314,1516,17,t/ms,解,:(2),求数字波形的数据序列。,由数字波形图可得数据序列为,101100010,1.1.2,时序波形和数字波形,U,m,t,r,t,f,T,t,w,脉 冲 幅 度,U,m,：,脉冲上升时间,t,r,：,脉冲下降时间,t,f,：,脉 冲 宽 度,t,w,：,脉 冲 周 期,T,：,脉 冲 频 率,f,：,占 空 比,q,：,脉冲电压变化的最大值,脉冲波形从,0.1,U,m,上升到,0.9,U,m,所需的时间,脉冲上升沿,0.5,U,m,到下降沿,0.5,U,m,所需的时间,脉冲波形从,0.9,U,m,下降到,0.1,U,m,所需的时间,周期脉冲中相邻两个波形重复出现所需的时间,1,秒内脉冲出现的次数,f,=1/,T,脉冲宽度,t,w,与脉冲周期,T,的比值,q,=,t,w,/,T,知识拓展 脉冲波形的主要参数,1.2,数字电路中的,数制和码制,主要要求：,理解二进制数与十进制数、十六进制数之间,的相互转换方法。,理解,BCD,码的含义，理解,8421BCD,码,，,了解其他常用,BCD,码。,一、,十进制,(,Decimal,),(xxx),10,或,(xxx),D,例如,(,385.64,),10,或,(,385.64,),D,数码：,0,、,1,、,2,、,3,、,4,、,5,、,6,、,7,、,8,、,9,1,10,1,1,10,0,5,10,-,1,1,10,-,2,权 权 权,权,数码所处位置不同时，所代表的数值不同,(,11.51,),10,计数规则：逢十进一,10,i,称为十进制数,i,位的位权,10,称为基数,0 9,十个数码称为数码,十进制数可表示为各位数按权展开后相加的按权展开式,(3176.54),10,=3,10,3,+1,10,2,+7,10,1,+5,10,0,+5,10,-,1,+4,10,-,2,1.2.1,数制,计数进位制的简称,例如,0+,1,=,1,1,+,1,=,10,11,+,1,=,100,二、二进制,(,Binary,),(xxx),2,或,(xxx),B,例如,(,1011,.,11,),2,或,(,1011,.,11,),B,数码：,0,、,1,计数规则：逢二进一,位权：,2,i,基数：,2,按位权展开式表示,(,1011,.,11,),2,=,1,2,3,+,0,2,2,+,1,2,1,+,1,2,0,+,1,2,-,1,+,1,2,-2,将按权展开后按照十进制规律相加，即得对应十进制数,。,(,1011,.,11,),2,=,1,2,3,+,0,2,2,+,1,2,1,+,1,2,0,+,1,2,-,1,+1,2,-2,=8+0+2+1+0.5+0.25,(,1011,.,11,),2,=(11.75),10,=11.75,三、十六进制,(,Hexadecimal,),(xxx),16,或,(xxx),H,例如,(5EC.D4),16,或,(5EC.D4),H,数码：,0,、,1,、,2,、,3,、,4,、,5,、,6,、,7,、,8,、,9,、,A(10),、,B(11),、,C(12),、,D(13),、,E(14),、,F(15),计数规则：逢十六进一,位权：,16,i,基数：,16,按位权展开式表示,(3BE.C4),16,=3,16,2,+11,16,1,+14,16,0,+12,16,-,1,+4,16,-,2,将按权展开后按照十进制规律相加，即得对应十进制数,。,=728+176+14+0.75+0.015625,(3BE.C4),16,=(958.765625),10,=958.765625,(3BE.C4),16,=3,16,2,+11,16,1,+14,16,0,+12,16,-,1,+4,16,-,2,1,.648,1,0,.824,0,整数,1,.412,1,一、,十进制转换为二进制,例 将十进制数,(107.706),10,转换成二进制数，要求误差,2,-4,。,107,26,1,13,0,6,1,0,1,2,(107 ),10,=(,1101011,),2,2,2,1,.,296,1,.706,2,2,2,2,0.706,2,一直除到商为,0,为止,余数,53,1,方法：,整数部分采用,“,除基取余法,”,小数部分采用,“,乘基取整法,”,读数顺序,读数顺序,.,1011,2,3,0,1,1,2,2,1.2.2,不同数制间的转换,10110111111,.,1110110,1111,0,11,方法：整数部分从低位开始，每,4,位二进制数为一组,，最后一组,不足,4,位,时，则在,高位加,0,补足,4,位,；小数部分从高位开始，每,4,位二进制数为一组,，最后一组,不足,4,位,时，则在,低位加,0,补足,4,位,。再按顺序写出各组对应的十六进制数。,一位十六进制数对应,4,位二进制数，因此二进制数,4,位为一组。,1.,二,进制数转换为十六进制数,(,10110111110,.,100111,),2,=(5BF.EC),16,补,0,例,(,10110111111,.,1110110,),2,=(?),16,。,0,0,5,B,F,E,C,补,0,101,1011,1110,二、二,进制与十六进制数之间的相互转换,方法：将每位十六进制数用,4,位二进制数,来代替，然后再按原来的顺序排列写出就可得到相应的二进制数。,一位十六进制数对应,4,位二进制数，因此二进制数,4,位为一组。,2.,十六进制数转换为,二,进制数,例,(,3,DC.7E),16,=(?),2,。,二、二,进制与十六进制数之间的相互转换,(3DC.7E),16,=(,1111011100,.,0111111,),2,3,D,C,.,7,E,1100,0011,1110,0111,1101,将一定位数的二进制数按一定规则排列起来表示某种特定含义的对象，这些数码称为二进制代码,。,在进行编码时，可根据不同情况编写需要的代码。为便于识别，编写代码都有一定的规则，这些规则叫做码制。,1.2.3,码制,常用二进制代码,自然二进制码,二,-,十进制码,格雷码,奇偶检验码,ASCII,码,(,美国信息交换标准代码,),常用的二,-,十进制,BCD,码有：,1.8421BCD,码,2.,5421BCD,码和,2421BCD,码,3.,余,3 BCD,码,4.,格雷码,二,-,十进制代码,用,4,位二进制表示,1,位十进制数,0,9,十个状态的方法,(,又称,BCD,码,，,即,B,inary,C,oded,D,ecimal,),4,位二进制码有,16,种不同的组合，取出其中,10,种组合来表示,0,9,十个数有多种编码方案，所以,BCD,码也有多种方案,。,恒权码,取,4,位自然二进制数的前,10,种组合。从高位到低位的权值分别为,8,、,4,、,2,、,1,。,无权码，比,8421BCD,码多余,3(0011),。,恒权码,从高位到低位的权值分别为,5,、,4,、,2,、,1,和,2,、,4,、,2,、,1,。,无权码，在相邻两组代码之间只有,1,位不同，其余各位都相同，且,0(0000),和最大值,9(1000),之间也只有一位代码不同。,常用二,-,十进制代码表,9,8,7,6,5,4,3,2,1,0,十 进,制 数,余,3,码,2421,(,B,),2421,(,A,),5421,码,8421,码,无权码,有 权 码,格雷码,1001,1000,0111,0110,0101,0100,0011,0010,0001,0000,1111,1111,1100,1110,1110,1011,1101,0111,1010,1100,0110,1001,1011,0101,1000,0100,0100,0100,0011,0011,0011,0010,0010,0010,0001,0001,0001,0000,0000,0000,1100,1011,1010,1001,1000,0111,0110,0101,0100,0011,1000,1100,0100,0101,0111,0110,0010,0011,0001,0000,比,8421BCD,码多余,3,取,4,位自然二进制数的前,10,种组合，去掉后,6,种组合,1010 1111,。,权为,8,、,4,、,2,、,1,(753),10,=(),5421BCD,(753),10,=(),8421BCD,3 0011,用,BCD,码表示十进制数举例,：,(753),10,=,(),余,3BCD,注意区别,BCD,码与数制：,(150),10,=(000101010000),8421BCD,=(10010110),2,=(226),8,=(96),16,5 0101,7 0111,7 1010,5 1000,3 0011,7 1010,5 1000,3 0110,方法：用,BCD,码表示十进制数时，只要将每一位十进制数,分别用相应的,BCD,码取代即可。,例将十进制数,(847.65),10,分别转换为,8421BCD,码、,5421BCD,码和余,3 BCD,码,。,(,8,4,7,.,6,5,),16,=(,1000,0100,0111,.,0110,0101,),8421BCD,=(,1011,0100,1010,.,1001,1000,),5421BCD,=(,1011,0111,1010,.,1001,1000,),余,3BCD,方法：以小数点为起点向左、向右各以,4,为二进制数为一组，,并写出每组代码代表的十进制数，再按原顺序排列即可。,例将,(1001 0110.0111 0100),8421BCD,和,(1100 0111.1001 1011),余,3 BCD,转换为,十进制数,。,=(96.74),10,(,1001,0110,.,0111,0100,),8421BCD,7,9,4,6,=(94.68),10,(,1100,0111,.,1011,1011,),余,3BCD,6,9,8,4,1.3,逻辑,运算,主要要求：,掌握,CMOS,和,TTL,常用门电路的逻辑表达,式、逻辑功能和逻辑符号。,熟悉集电极开路,与非,门和三态输出门的逻辑,功能和应用。,1.3.1,基本逻辑运算和基本逻辑门,一、,与,运算和,与,门,决定某一事件的所有条件都具备时，该事件才发生。,1,1 1,Y,A B,0,0 0,0,0 1,0,1 0,逻辑表达式,Y,=,A,B,或,Y,=,AB,与,门,(,AND gate,),入有,0,出,0,入全,1,出,1,灭,断,断,亮,合,合,灭,断,合,灭,合,断,灯,Y,开关,B,开关,A,开关,A,、,B,都闭合时，灯,Y,才亮。,一、,与,运算和,与,门,为便于记忆，,与,门的逻辑功能可归纳为：输入全,1,，输出为,1,；输入有,0,，输出为,0,。,与,门任一个输入端都可作使能,(,控制,),端。,如,与,门一个输入端作使能端，其他输入端输入信号时，则当使能端为低电平,0,时，,与,门关闭，输入信号不能通过,与,门传输到输出端，输出为低电平,0,；当使能端为高电平,1,时，,与,门打开，输入信号通过,与,门传输到输出端。因此，,与,门可作为一个控制门来使用。,1.3.1,基本逻辑运算和基本逻辑门,当,与,门为多个输入端,A,、,B,、,C,、,时，则输出,Y,的逻辑表达式为,Y=A,B,C,功能点评,一、,与,运算和,与,门,例,如图所示为,A,、,B,端输入的电压波形，试画出,与,门输出,Y,的电压波形。,A,B,Y,1.3.1,基本逻辑运算和基本逻辑门,二、,或,运算和,或,门,决定某一事件的诸条件中，只要有一个或一个以上具备时，该事件就发生。,入有,1,出,1,入全,0,出,0,0,0 0,1,1 1,Y,A,B,1,0 1,1,1 0,逻辑表达式,Y,=,A,+,B,或,门,(,OR gate,),1,开关,A,或,B,闭合或两者都闭合时，灯,Y,才亮。,灭,断,断,亮,合,合,亮,断,合,亮,合,断,灯,Y,开关,B,开关,A,二、,或,运算和,或,门,为便于记忆，,或,门的逻辑功能可归纳为：输入有,1,，输出为,1,；输入全,0,，输出为,0,。和,与,门一样，,或,门也可作为一个控制门来使用，但使能信号和,与,门相反。,当使能端输入为高电平,1,时，,或,门关闭，其他输入端输入的信号不能通过,或,门传输到输出端，输出为高电平,1,；当使能端输入为低电平,0,时，,或,门打开，其他输入端输入的信号通过,或,门传输到输出端。,当,或,门为多个输入端,A,、,B,、,C,、,时，则输出,Y,的逻辑表达式为,Y=A+B+C+,功能点评,例,如图所示为,A,、,B,端输入的电压波形，试画出,或,门输出,Y,的电压波形。,A,B,Y,二、,或,运算和,或,门,三、,非,运算和,非,门,决定某一事件的条件满足时，事件不发生；反之事件发生,。,开关闭合时灯灭，,开关断开时灯亮。,0,1,1,0,Y,A,逻辑表达式,Y,=,A,1,非,门,(,NOT gate,),又称,“,反相器,”,入,0,出,1,入,1,出,0,三、,非,运算和,非,门,为便于记忆，,非,门的逻辑功能可归纳为：,输入,0,，输出为,1,；输入,1,，输出为,0,。,非,门输出的电平稳定，带负载的能力强，常用,作缓冲门。,功能点评,例,如图所示为,A,端输入的电压波形，试画出,非,门输出,Y,的电压波形。,A,Y,三、,非,运算和,非,门,1.3.2,常用复合逻辑运算和复合逻辑门,一、,与非,运算,和与非,门,(NAND),与非,运算为,与,运算和,非,运算的组合。它为多个输入变量先进行,与,运算再进行,非,运算，输出逻辑表达式为,Y=A,B,入有,0,出,1,入全,1,出,0,0,0 0,1,1 1,A,B,A,B,0,0 1,0,1 0,1,0,Y=A,B,1,1,输入,输出,一、,与非,运算和,与非,门,(NAND),1.3.2,常用复合逻辑运算和复合逻辑门,与非,门的功能和,与,门相反，输入全,1,，输出为,0,；输入有,0,，输出为,1,。和,与,门一样，,与非,门也可用作控制门。,当输入使能信号为低电平,0,时，,与非,门关闭，其他输入端输入的信号不能通过,与非,门，输出为高电平,1,；当输入使能信号为高电平,1,时，,与非,门打开，其他输入端输入的信号反相传输到输出端。,当,与非,门为多个输入端,A,、,B,、,C,、,时，则,输出,Y,的逻辑表达式为,Y=A,B,C,功能点评,例,如图所示为,A,、,B,端输入的电压波形，试画出,与非,门输出,Y,的电压波形。,A,B,Y,一、,与非,运算和,与非,门,(NAND),1.3.2,常用复合逻辑运算和复合逻辑门,二、,或非,运算和,或非,门,(NOR),或非,运算为或运算和,非,运算的组合。它为多个输入变量先进行,或,运算再进行,非,运算，输出逻辑表达式为,Y=A,+,B,1.3.2,常用复合逻辑运算和复合逻辑门,入有,1,出,0,入全,0,出,1,0,0 0,1,1 1,A,+,B,A,B,1,0 1,1,1 0,1,0,Y=A,+,B,0,0,输入,输出,二、,或非,运算和,或非,门,(NOR),1.3.2,常用复合逻辑运算和复合逻辑门,或非,门的功能和,或,门相反，输入有,1,，,输出为,0,；输入全,0,，输出为,1,。,或非,门也,可作控制门。它的使能信号和,或,门相同，但,开通时，输出的信号和输入的反相。,当,或非,门为多个输入端,A,、,B,、,C,、,时，则输,出,Y,的逻辑表达式为,Y=A+B+C,+,功能点评,三、,门电路应用举例,1.,用,与非,门构成,与,门和,非,门,1.3.2,常用复合逻辑运算和复合逻辑门,用,与非,门构成,与,门和,非,门,三、,门电路应用举例,2.,用,或非,门构成,或,门和,非,门,1.3.2,常用复合逻辑运算和复合逻辑门,用,或非,门构成,或,门和,非,门,三、,门电路应用举例,3.,简易逻辑状态测试笔,1.3.2,常用复合逻辑运算和复合逻辑门,当测试探针测得的为高电平,1,时，,G,1,输出低电平,0,，,G,2,输出高电平,1,，红色发光二极管,LED,1,发光，而,G,3,输出低电平,0,，绿色发光二极管,LED,2,不亮。,三、,门电路应用举例,3.,简易逻辑状态测试笔,1.3.2,常用复合逻辑运算和复合逻辑门,当测试探针测得的为低电平,0,时，,G,2,输出低电平,0,，红色发光二极管,LED,1,熄灭，这时,G,3,输出高电平,1,，绿色发光二极管,LED,2,发光。,当输入,A,、,B,、,C,中有低电平,0,时，输出,Y,为高电平,1,；,当输入,A,、,B,、,C,全为高电平,1,时，输出,Y,为低电平,0,；,因此，,OC,门具有,与非,功能。,Y=ABC,集电极开路,与非,门,逻辑符号,开路输出符号,工作时需在输出端,Y,与电源,V,CC,之间,外接,一个负载电阻,R,L,。,一、集电极开路,与非,门,1.3.3,集电极开路与非门和三态输出门,简称,OC,门,集电极开路,与非,门,应用举例,(,1,),实现,线与,两个或多个,OC,门的输出端直接相连，相当于将这些输出信号相,与,，称为,线与,。,Y,只有,OC,门才能实现,线与,。普通,TTL,门输出端不能并联，否则可能损坏器件。,注意,线与,符号,Y,1,=,AB,，,Y,2,=,CD,，,Y,=,Y,1,Y,2,=,AB,CD,只有,Y,1,、,Y,2,都为高电平,1,时，输出,Y,才为高电平,1,；,Y,1,和,Y,2,中有低电平时，输出,Y,为低电平,0,；因此,Y,与,Y,1,、,Y,2,之间具有,与,功能。,(,2,),驱动显示器,只有在,A,、,B,均为高电平，使输出端为低电平时，,LED,才导通发光；否则,LED,中无电流流通，不发光。,二、三态输出门,三态的输出门不但输出低电平、高电平两个状态，而且还可输出第三个状态,高阻态。,对于低电平有效的三态输出,与非,门，当输入,EN=,0,时，三态,与非,门工作，输出,Y=AB,；当,EN,=1,时，输出,Y,为高阻态，处于悬浮状态，三态门输出与后面的电路断开。,三态输出,与非,门,逻辑符号,EN,表示低电平有效,三态输出符号,使能符号,EN,即,Enable,功能表,Z,0,AB,1,Y,EN,使能端的两种控制方式,使能端低电平有效,使能端高电平有效,功能表,Z,1,AB,0,Y,EN,EN,三态输出门,应用举例,当,EN,1,、,EN,2,、,EN,3,轮流为高电平,1,，,且任何时刻只能有一个三态输出门工作时，,则输入信号,A,1,B,1,、,A,2,B,2,、,A,3,B,3,轮流以,与非,关系将信号送到总线上，而其它三态输出门由于,EN,=0,而处于高阻状态，与总线断开。,总线,(,1,),用三态输出门构成单向总线,(2),用三态输出门构成双向总线,D,1,D,0,/,D,1,D,0,当,EN,=1,时，,G,2,输出呈高阻态，,G,1,工作，输入数据,D,0,经,G,1,反相为,D,0,后送到总线上；,当,EN,=0,时，,G,1,输出呈高阻态，,G,2,工作，总线上的数据,D,1,经,G,2,反相后输出,D,1,。,因此，通过,EN,的不同取值可控制数据的双向传输。,三态输出门,应用举例,例真值表,如图所示，试写出输出,Y,的逻辑表达式。,一、,真值表转换成逻辑表达式,1.3.4,逻辑函数不同表示方法之间的相互转换,0,0,1,0,1,1,1,0,Y,B,A,0,1,1,0,0,0,输出,入,输,(,1,),将真值表中,Y,为,1,对应变量组合写成,与,项，变量取值中的,1,代以原变量，变量取值中的,0,的代以反变量，则得到变量的,与,组合。,解：,A,B,A,B,(,2,),将所有,Y,为,1,对应,与,组合进行逻辑加，便得到,Y,的输出逻辑 表达式为,Y=A,B+A B,二、,逻辑表达式转换成真值表,根据给出逻辑表达式的变量数，将输入变量各种取值组合代入逻辑表达式中计算出逻辑函数值，并一一对应列出真值表。,0,0,1,0,1,1,1,0,Y,B,A,0,1,0,0,0,0,输出,入,输,Y=A B+A B,2,个输入变量有,2,2,=4,种取值组合。,0,0,0,0,0,1,1,1,0,1,1,1,0,1,1,1,1,1,1,1,0,1,1,1,1,0,1,1,0,0,1,1,1,1,0,1,0,1,0,1,1,0,0,1,0,0,0,1,1,1,1,0,0,1,1,0,1,0,1,0,0,0,1,0,1,1,0,0,0,1,0,0,1,0,0,0,0,0,0,0,Y,D,C,B,A,输出变量,输 入 变 量,4,个输入变量有,2,4,=16,种取值组合。,三、,逻辑电路转换成逻辑表达式,例逻辑电路,如图所示，试写出其输出逻辑表达式。,解：,(,1,),根据信号流向逐级写出各个门电路的输出逻辑表达式。,(,2,),写出逻辑,电路输出,Y,的逻辑表达式。,Y,1,=A Y,2,=B Y,3,=Y,1,B=A B Y,4,=AY,2,=A B,Y,=Y,3,+Y,4,=A B+A B=A B,三、,逻辑电路转换成逻辑表达式,例逻辑电路,如图所示，试写出其输出逻辑表达式。,当输入变量,A,、,B,取值不同时，输出,Y,=,1,；相同时，输出,Y,=,0,，所以图示逻辑电路为,异或,门。,当输入端,B,接高电平,1,时，,Y=A,，这时,异或,门成了,非,门。,功能点评,四、,逻辑表达式转换成逻辑电路,解：,用两个,非,门将变量,A,、,B,变为,A,、,B,，用两个,与,门实现,A,B,和,A,B,，再用一个,或,门实现,A,B+A,B,。,例试画出逻辑,表达式,Y=A,B+A,B,的输出逻辑,电路,。,四、,逻辑表达式转换成逻辑电路,例试画出逻辑,表达式,Y=A,B+A,B,的输出逻辑,电路,。,当输入变量,A,、,B,取值相同时，输出,Y,=,1,；不同时，,输出,Y,=,0,，所以图示逻辑电路为,同或,门。,功能点评,五、,与,-,或,逻辑表达式转换成最小项表达式,在,n,个变量的逻辑函数中，如每个,与,项中包含,n,个变量，并且,每个变量在,与,项中或以原变量或以反变量,只,出现一次,，则这些,与,项称为,n,个变量逻辑函数的最小项。,n,个变量的全部最小项共有,2,n,个。,1.,最小项的定义,为了书写方便，用,m,表示最小项，其下标为最小项的编号。编号方法是：最小项中的,原变量取,1,，反变量取,0,，,则最小项取值为一组二进制数，其对应的十进制数便为该最小项的编号。,2.,最小项的编号,三,变量逻辑函数的最小项有,2,3,=8,个,将输入变量取值为,1,的代以原变量，取值为,0,的代以反变量，则得相应最小项。,输入组合对应,的十进制数,7,6,5,4,3,2,1,0,ABC,1 1 1,1 1 0,1 0 1,1 0 0,0 1 1,0 1 0,0 0 1,0 0 0,最小项,A B C,简记符号,m,7,m,6,m,5,m,4,m,3,m,2,m,1,m,0,五、,与,-,或,逻辑表达式转换成最小项表达式,五、,与,-,或,逻辑表达式转换成最小项表达式,如一个,与,-,或,逻辑表达式中的每个,与,项都是最小项，则该逻辑表达式称为最小项表达式，又称为标准,与,-,或,逻辑表达式。,3.,最小项表达式,解：,例,试将逻辑函数表达式,Y=AB+AC+BC,的变换为最小项表达式。,(,2,),利用,A,+,A,=,A,，的形式合并相同的最小项。,=,m,1,+,m,3,+,m,5,+,m,6,+,m,7,=,m,(1,3,5,6,7),(,1,),利用配项法将,Y,变换为最小项表达式。,Y=AB,(,C+C,),+AC,(,B+B,),+BC,(,A+A,),=ABC+ABC+ABC+A BC+ABC+A BC,Y =ABC+ABC+ABC+AB C+ABC,74LS08 74ALS08 74F08 74HC(T)08 74AHC(T)08 4081,四,2,输入,与,门,型号,名称,74LS11 74ALS11 74F11 74HC(T)11 74AHC(T)11 4073,三,3,输入,与,门,74LS21 74ALS21 74HC(T)21 4082,双,4,输入,与,门,74LS32 74ALS32 74F32 74HC(T)32 74AHC(T)32 4071,四,2,输入,或,门,74HC(T)4075 4075,三,3,输入,或,门,74LS04 74ALS04 74F04 74HC(T)04 4069,六反相器,74LS05 74ALS05 74HC(T)05 74AHC(T)05,六,OC,、,OD,非,门,74LS00 74ALS00 74F00 74HC(T)00 74AHC(T)00 4011,OC,与非,门：,74LS03 74ALS03,四,2,输入,与非,门,74LS02 74ALS02 74F02 74HC(T)02 74AHC(T)02 4001,四,2,输入,或非,门,74LS27 74ALS27 74HC(T)27 4025,三,3,输入,或非,门,7425 74HC(T)4002 4002,双,4,输入,或非,门,74LS86 74ALS86 74F86 74HC(T)86 4070,四,异或,门,74LS810 74AHC(T)810 4077,四,同或,门,常用集成逻辑门,74LS10 74ALS10 74F10 74HC(T)10 74AHC(T)10 4023,OC,与非,门：,74LS12 74ALS12,三,3,输入,与非,门,74LS20 74ALS20 74F20 74HC(T)20 74AHC(T)20 4012,OC,与非,门：,74LS22 74ALS22,双,4,输入,与非,门,1.4,数字集成电路,主要要求：,理解数字集成电路的使用特性。,了解,CMOS,和,TTL,数字集成电路的系列及外引脚排列。,1.4.1,数字集成电路的系列,一、,CMOS,数字集成电路的系列,1.CMOS4000,系列,功耗低、电源范围宽,V,DD,=3 15 V,、,噪声容限大。,缺点：工作速度低，负载能力差,。,3.,高速,CMOS,系列,HC/HCT,系列,:,功耗低、工作速度高、负载能力强；,AHC/AHCT,系列,:,工作速度和负载能力比,HC/HCT,提高了近一倍。,LVC/LVCT,系列,:,CMOS,低压系列，工作电压低,V,DD,=1.65 3.6 V,，输出驱动电流高达,24mA,，负载能力很强，性能更优越。,2.,高速,CMOS,电路的,54,系列和,74,系列,54,系列工作温度为,-55 125,，为军用品；,74,系列工作温度为,-40 85,，为商用品,。,二、,TTL,数字集成电路的系列,1.TTL,数字集成电路,54,系列和,74,系列,TTL,数字集成电路,54,系列和,74,系列具有完全相同的电路结构和电气性能参数，但,54,系列更适合在温度条件恶劣、电源电压变化大的环境中工作，为军用品。,74,系列为商用品。,TTL,数字集成电路,54,系列和,74,系列的对比,工作温度,/,电源电源,/V,54,系列,参数,74,系列,25,5,一般,-55,4.5,最小,125,5.5,最大,25,5,一般,0,4.75,最小,70,5.25,最大,向高速,发展,向低功,耗发展,2.TTL,数字集成电路的系列,向减小,功耗,-,延迟积,发展,其中，,LSTTL,系列综合性能优越、品种多、价格便宜；,ALSTTL,系列性能优于,LSTTL,，但品种少、价格较高，因此,实用中多选用,LSTTL,。,74,系列,(,即标准,TTL,),74L,系列,(,即低功耗,TTL,简称,LTTL,),74H,系列,(,即高速,TTL,简称,HTTL,),74S,系列,(,即肖特基,TTL,简称,STTL,),74AS,系列,(,即先进肖特基,TTL,简称,ASTTL,),74LS,系列,(,即低功耗肖特基,TTL,简称,LSTTL,),74ALS,系列,(,即先进低功耗肖特基,TTL,简称,ALSTTL,),1.4.2,集成电路的封装种类与引脚排列,一、集成电路的封装,集成电路封装截面图,集成电路是将晶体管、二极管、电阻器和电容器等制作在一块很小的硅芯片上的电子电路。芯片中的电路通过连线与外引脚相连，再用塑料或陶瓷材料将芯片封装在内部，形成一个不可分割的整体。,一、集成电路的封装,集成电路的封装,双列直插式封装的集成电路。这类封装便于外引脚直接插入印制电路板的小孔内进行焊接。,平面式封装的集成电路。采用这类集成电路的印制电路板不需打小孔，可将其外引脚直接焊在印制电路板表面的连线上。集成密度大的集成电路更适合用平面式封装。,1.4.2,集成电路的封装种类与引脚排列,二、集成电路的外引脚排列,将集成电路的凹槽放在左侧时，左下方小圆点标记的为引脚,1,。也可根据凹槽来确定引脚,1,，左下方第一个脚为引脚,1,。然后从引脚,1,开始按逆时针方向依次增加引脚编号。最大编号的引脚位于左上方最后一个引脚。,集成电路引脚标号,1.4.2,集成电路的封装种类与引脚排列,由于同一集成芯片中各个集成逻辑门的内部电源线都接在,14,号脚上，地线接在,7,号脚上。因此，第,14,号外引脚接电源电压,+,V,CC,=+5V,，第,7,号外引脚接地线，其余各个引脚接集成逻辑门的输入端和输出端。根据集成密度的不同，集成电路外引脚数也不同，集成密度越高，外引脚数也越多。,三、数字集成电路的分类,根据集成密度不同分,可编程逻辑器件等,大于,10,6,门,/,片以上,甚大规模集成电路,ULSI,大型存储器、微处理器等,10,4,99999,门,/,片,大规模集成电路,LSI,计数器、译码器等,13 99,门,/,片,中规模集成电路,MSI,集成逻辑门、触发器等,1 12,门,/,片,小规模集成电路,SSI,典型集成电路,集 成 密 度,集成电路分类,超大规模集成电路,VLSI,小型存储器、门阵列等,100 9999,门,/,片,1.4.3,数字集成电路的使用特性,和,CMOS,电路的特点,一、数字集成电路的使用特性,1.,负载能力,逻辑门电路输出端通常与下一级多个门电路的输入端相连。门电路输出端外接负载门的个数越多，说明其负载能力越强。然而在实际上，带负载门的个数是有限的，通常为,8 10,个逻辑门。,一、数字集成电路的使用特性,2.,静态功耗,静态功耗,P,0,是指逻辑门电路不带外接负载时的,平均功耗，它为输出低电平功耗和输出高电平功耗的,平均值。,TTL,逻辑门电路的平均功耗比较大，约为,数毫瓦,(mW),到数十毫瓦，而,CMOS,逻辑门电路的,平均功耗很