INTEL80868088微处理器.pptx

Intel 8086/8088 Intel 8086/8088采用采用HMOSHMOS工艺制造，内含工艺制造，内含2900029000个晶体个晶体管，封装在管，封装在4040引脚双列直插式塑封管壳内。引脚双列直插式塑封管壳内。数据总线数据总线：8086 8086：1616位，位，80888088：8 8位。位。地址总线地址总线：2020位，其中位，其中80868086的低的低1616位与数据总线复用；位与数据总线复用；80888088的低的低8 8位与数据总线复用。位与数据总线复用。内存空间内存空间：2020位地址线可直接寻址位地址线可直接寻址1 1MBMB存储空间。存储空间。寻址方式寻址方式：7 7种基本的寻址方式，提供了灵活的操作数存种基本的寻址方式，提供了灵活的操作数存取方法。取方法。第第2 2章章 Intel8086/8088Intel8086/8088微处理器微处理器8086/80888086/8088的主要特性：的主要特性：指令系统指令系统：100100条基本指令除能完成数据传送、算数运算、条基本指令除能完成数据传送、算数运算、逻辑运算、控制转移和处理器控制功能外，内部还设有逻辑运算、控制转移和处理器控制功能外，内部还设有硬件乘除法与串处理指令电路，可以对多种数据类型进硬件乘除法与串处理指令电路，可以对多种数据类型进行处理。行处理。时钟频率时钟频率：80888088：4.7 4.7MHzMHz；8086 8086：5MHz 5MHz；8086-2 8086-2：8MHz8MHz。中断功能中断功能：可处理内部软件和外部硬件中断，中断源多：可处理内部软件和外部硬件中断，中断源多达达256256个。个。工作模式工作模式：支持单处理器、多处理器两种模式。：支持单处理器、多处理器两种模式。第第2 2章章 Intel8086/8088Intel8086/8088微处理器微处理器2.1 8086/8088的编程结构的编程结构 80868086编程结构如下页图所示，编程结构如下页图所示，80868086分为两个部分：分为两个部分：1、总线接口部件总线接口部件BIU（BusInterfaceUnit）2、执行部件执行部件EU（ExecutionUnit）编程结构：从程序员和使用者的角度来看的结构。编程结构：从程序员和使用者的角度来看的结构。20位外部总线8086的编程结构的编程结构执行部件执行部件（EUEU）总线接口部件（总线接口部件（BIU）标志运算寄存器ALUDSSSES输入/输出控制电路IPCS内部暂存器地址加法16位指令队列缓冲器8位16位CHDHDISPBPSIBHAHDLCLALBL1 2 3 4 5 6执行部分控制电路通用寄存器（1 1）功能：功能：负责与负责与 M、I/O I/O 端口传送数据。端口传送数据。v 总线接口部件要从内存总线接口部件要从内存取指令送到指令队列取指令送到指令队列；v CPUCPU执行指令时，要配合执行部件从指定的内存单元执行指令时，要配合执行部件从指定的内存单元或者外设端口中或者外设端口中取数据取数据，将，将数据传送给执行部件数据传送给执行部件；v把执行部件的操作把执行部件的操作结果传送给指定的结果传送给指定的M M或或I/OI/O口口。2.1.1 2.1.1、总总线线接接口口单单元元BIU（BusInterfaceUnit）（2 2）组成组成q6 6字节（字节（80868086）或）或4 4字节（字节（80888088）的指令队列）的指令队列,q指令指针寄存器指令指针寄存器IP:IPIP:IP为一个为一个1616位的寄存器，位的寄存器，q2020位的地址加法器位的地址加法器q段寄存器：段寄存器：CSCS、DSDS、SSSS、ESESq总线控制逻辑总线控制逻辑:处理器与外界总线联系的转接电路。处理器与外界总线联系的转接电路。2.1.1 2.1.1、总总 线线 接接 口口 单单 元元 BIU（BusInterfaceUnit）(续续)指令执行顺序指令执行顺序 顺序指令执行顺序指令执行：指令队列存放执行指令后面的那一条指令。：指令队列存放执行指令后面的那一条指令。执行转移指令执行转移指令：BIU BIU 清除指令队列中的内容，从新的地址取清除指令队列中的内容，从新的地址取入指令，立即送往执行单元。入指令，立即送往执行单元。2.1.1 2.1.1、总总 线线 接接 口口 单单 元元 BIU（BusInterfaceUnit）(续续)（3 3）三点说明三点说明 指令队列指令队列 8086 8086 的的指指令令队队列列为为6 6个个字字节节,8088,8088 的的指指令令队队列列为为4 4个字节。个字节。内存单元的物理地址内存单元的物理地址PAPA的产生过程如图的产生过程如图2.22.2所示所示 2.1.1 2.1.1、总总 线线 接接 口口 单单 元元 BIU（BusInterfaceUnit）(续续)（2 2）组成：组成：q1616位的运算器位的运算器ALU ALU：包括数据的算数：包括数据的算数/逻辑运算；逻辑运算；q1616位的标志寄存器（位的标志寄存器（PSWPSW）：）：9 9个标志位，其中个标志位，其中6 6个条件标志位用于个条件标志位用于存放结果状态；存放结果状态；q暂存器：辅助暂存器：辅助ALUALU完成各种运算，暂存参与运算的数据；完成各种运算，暂存参与运算的数据；q通用寄存器组通用寄存器组 ：数据寄存器：数据寄存器 AXAX、BXBX、CXCX、DXDX，专用寄存器：专用寄存器：BPBP、SPSP、SISI、DIDI；qEUEU控制电路控制电路 ：接受从总线接口单元的指令队列中取来的指令代码，：接受从总线接口单元的指令队列中取来的指令代码，对其译码和向对其译码和向 EU EU 内各有关部分发出时序命令信号。内各有关部分发出时序命令信号。2.1.2 2.1.2、EU（ExecutionUnit）执行单元执行单元 （1 1）功能功能：负责指令的译码和执行。负责指令的译码和执行。在一条指令的执行过程中可以取出下一条（或多条）指令，在一条指令的执行过程中可以取出下一条（或多条）指令，指令在指令队列中排队；指令在指令队列中排队；在一条指令执行完成后在一条指令执行完成后,就可以立即执行下一条指令，减少就可以立即执行下一条指令，减少CPUCPU为取指令而等待的时间，提高为取指令而等待的时间，提高CPUCPU的利用率和整个运行速度。的利用率和整个运行速度。8086/80888086/8088微处理器微处理器:qBIUBIU和和EUEU分开，取指和执行可以重迭，分开，取指和执行可以重迭，大大减少了等待取指所大大减少了等待取指所需的时间，提高需的时间，提高CPUCPU的利用率。的利用率。q重迭操作技术：重迭操作技术：一方面提高了整个执行速率，另一方面降低一方面提高了整个执行速率，另一方面降低了与之相配的存储器的存取速度的要求。了与之相配的存储器的存取速度的要求。结结 论论对于对于80808080与与80858085及较早的及较早的8 8位微处理器位微处理器:程序执行由取指令和执行指令的循环来完成的程序执行由取指令和执行指令的循环来完成的，每条指令执行完后每条指令执行完后CPUCPU必须等待到下条指令取出来必须等待到下条指令取出来后才能执行。后才能执行。8086/8088与早期处理器编程结构比较：与早期处理器编程结构比较：组成：组成：q通用寄存器通用寄存器 ：8 8个个1616位的通用寄存器，位的通用寄存器，通用数据寄存器分别是通用数据寄存器分别是AXAX、BXBX、CXCX和和DXDX，它们通常可以用来存它们通常可以用来存放放1616位的数据。这位的数据。这4 4个寄存器又可以分为个寄存器又可以分为8 8个个8 8位寄存器来使用，分位寄存器来使用，分别是别是AHAH、ALAL、BHBH、BLBL、CHCH、CLCL、DHDH和和DLDL，只能存放只能存放8 8位数据。位数据。通用地址寄存器分别是通用地址寄存器分别是BPBP、SPSP、SISI和和DIDI，也因为其特殊用途被也因为其特殊用途被分别称为基址指针、堆栈指针、源变址寄存器、目的变址寄存器。分别称为基址指针、堆栈指针、源变址寄存器、目的变址寄存器。2.1.3 2.1.3、寄存器寄存器功能功能：用来存放运算过程中所需要的操作数地址、操作数及中间用来存放运算过程中所需要的操作数地址、操作数及中间结果结果 。寄存器名 特 殊 用 途 隐含性质 AX，AL 在I/O指令中作数据寄存器在乘法指令中被乘数或乘积，在除法指令中存放被除数或商 不能隐含隐含 AH 在LAHF指令中，作目的操作数寄存器 隐含 AL 在XLAT指令作累加器 隐含 BX 在间接寻址中作基址寄存器在XLAT指令作基址寄存器 不能隐含隐含 CX 在循环指令和串操作指令中作计数器 隐含 CL 在移位指令中作移位次数寄存器 不能隐含 DX 在字乘法/除法指令中存放乘积高位/被除数高位或余数在I/O指令中作间接寻址寄存器 隐含不能隐含 SI 在间接寻址中作变址寄存器在串操作指令中作为源变址寄存器 不能隐含隐含 DI 在间接寻址中作变址寄存器在串操作指令中作为目的变址寄存器 不能隐含隐含 BP 在间接寻址中作基址指针 不能隐含 SP 在堆栈操作中作堆栈指针 隐含 表表2.1寄存器的特殊用途寄存器的特殊用途q段寄存器段寄存器 ：CS CS：代码段寄存器，用于存放正在或正待处理的一般代代码段寄存器，用于存放正在或正待处理的一般代码段的起始地址的高码段的起始地址的高1616位。位。DSDS：数数据据段段寄寄存存器器，用用于于存存放放正正在在或或正正待待处处理理的的一一般般数数据段的起始地址的高据段的起始地址的高1616位。位。ESES：附附加加数数据据段段寄寄存存器器，用用于于存存放放正正在在或或正正待待处处理理的的附附加数据段的起始地址的高加数据段的起始地址的高1616位。位。SS SS：堆栈数据段寄存器，用于存放正在或正待处理的堆堆栈数据段寄存器，用于存放正在或正待处理的堆栈数据段的起始地址的高栈数据段的起始地址的高1616位。位。q指令指针指令指针IP IP：IPIP指令指针，它的内容始终是下一条待执行指令的起始偏指令指针，它的内容始终是下一条待执行指令的起始偏移地址，与移地址，与CSCS一起形成下一条待执行指令的起始物理地址。一起形成下一条待执行指令的起始物理地址。2.1.3 2.1.3、寄存器寄存器(续续)q程序状态字程序状态字PSW PSW；1616位位程程序序状状态态字字PSWPSW，它它有有3 3个个控控制制标标志志（IFIF、DFDF、TFTF）和和6 6个个状状态态标标志志（SFSF、PFPF、ZFZF、OFOF、CFCF、AFAF）。控控制制标标志志是是用用于于控控制制CPUCPU某某方方面面操操作作的的标标志志，状状态态标标志志是是部部分分指指令令执执行行结结果果的的标标志志。PSWPSW寄寄存存器器的具体格式如图的具体格式如图2.32.3所示：所示：IFIF：中中断断允允许许标标志志，用用于于控控制制CPUCPU能能否否响响应应可可屏屏蔽蔽中中断断请请求求，IF=1IF=1能够响应，能够响应，IF=0IF=0不能响应。不能响应。2.1.3 2.1.3、寄存器寄存器(续续)程序状态字程序状态字PSWPSW ：DFDF：方方向向标标志志，用用于于指指示示串串操操作作时时变变址址寄寄存存器器是是增增量量变变化化还还是是减减量量变变化化，DF=1DF=1向向地地址址减减小小的的方方向向变变化化，DF=0DF=0向向地址增加的方向变化。地址增加的方向变化。TFTF：单单步步中中断断标标志志，TF=1TF=1程程序序执执行行当当前前指指令令后后暂暂停停，TF=0TF=0程序执行当前指令后不暂停。程序执行当前指令后不暂停。SFSF：符号标志，指令执行结果的最高二进制位是符号标志，指令执行结果的最高二进制位是0 0还还是是1 1，为，为0 0，则，则SF=0SF=0。代表正数；为代表正数；为1 1，则，则SF=1SF=1，代表负数。代表负数。PFPF：奇偶校验标志，用来表示指令执行结果的低奇偶校验标志，用来表示指令执行结果的低8 8位位中中1 1的个数是奇数还是偶数，若为奇数个的个数是奇数还是偶数，若为奇数个“1 1”则则PF=0PF=0，若若为偶数个为偶数个“1 1”则则PF=1PF=1。2.1.3 2.1.3、寄存器寄存器(续续)程序状态字程序状态字PSWPSW ：OF OF：有符号数的溢出标志，用来表示指令执行结果是否超出有符号数的溢出标志，用来表示指令执行结果是否超出有符号数的表示范围，若超出则有符号数的表示范围，若超出则OF=1OF=1，否则否则OF=0OF=0。我们可以通过是我们可以通过是否出现以下四种情况之一来判断溢出：正加正得负，正减负得负，否出现以下四种情况之一来判断溢出：正加正得负，正减负得负，负加负得正，负减正得正。若出现以上情况则负加负得正，负减正得正。若出现以上情况则OF=1OF=1，否则否则OF=0OF=0。CFCF：进进位位/借借位位标标志志（无无符符号号数数的的溢溢出出标标志志），用用来来表表示示指指令令执执行行结结果果的的最最高高位位是是否否有有向向更更高高位位进进位位或或借借位位，若若有有则则CF=1CF=1，同同时时也代表无符号数溢出；若无则也代表无符号数溢出；若无则CF=0CF=0，也代表无符号数无溢出。也代表无符号数无溢出。AFAF：辅辅助助进进位位/借借位位标标志志，低低4 4位位二二进进制制是是否否有有向向高高位位进进位位或或借位，若有则借位，若有则AF=1AF=1，否则否则AF=0AF=0，其主要用于其主要用于BCDBCD修正运算。修正运算。2.1.3 2.1.3、寄存器寄存器(续续)表表2.2PSW中标志位的符号表示中标志位的符号表示2.2.1 8086/8088的工作模式的工作模式 2.2 8086/80882.2 8086/8088的工作模式和引脚功能的工作模式和引脚功能最小模式：最小模式：是指系统中只有是指系统中只有8086或或8088一个微处理器，所一个微处理器，所有总线控制信号均由有总线控制信号均由CPU直接产生，最小模式用在规模较直接产生，最小模式用在规模较小的小的8086/8088系统中。系统中。最大模式：最大模式：是指系统中包含两个或多个微处理器，其中主是指系统中包含两个或多个微处理器，其中主处理器是处理器是8086或者或者8088，其余处理器称为协处理器，系统，其余处理器称为协处理器，系统的总线控制信号主要由总线控制器产生，最大模式用于中、的总线控制信号主要由总线控制器产生，最大模式用于中、大型的大型的8086/8088系统。系统。8086GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET8088GNDA14A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCA15A16/S3A17/S4A18/S5A19/S6SS0(HIGH)MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET 2.2.2 8086/8088 2.2.2 8086/8088的引脚功能的引脚功能(带括号的引脚功能为最大带括号的引脚功能为最大模式下的功能模式下的功能)8086是是40引脚双列直插式（引脚双列直插式（DIP）封装，其封装，其引脚可分为引脚可分为5类：类：1、地址线（、地址线（20位）位）：AD0AD15，A16A19。其其中中AD0AD15为地址为地址/数据复用引脚，故为双向、数据复用引脚，故为双向、三态；三态；A16A19为地址为地址/状态复用引脚，输出、三状态复用引脚，输出、三态。此外，态。此外，AD0还作为低还作为低8位数据选通信号使用位数据选通信号使用2、数据线（、数据线（16位）位）：AD0AD15，与低与低16位地址位地址分时复用，双向、三态。分时复用，双向、三态。2.2.2 8086/8088 2.2.2 8086/8088的引脚功能的引脚功能(续续)QS1QS0含含 义义00110101无操作无操作从指令队列的第一个字节取走代码从指令队列的第一个字节取走代码队列空队列空除第一字节外，还取走了后续字节的代码除第一字节外，还取走了后续字节的代码3、状态线：、状态线：v QS1、QS0：指令队列状态信息（用于最大模式）指令队列状态信息（用于最大模式），输出。，输出。这两个信号的不同组合指出了本总线周期这两个信号的不同组合指出了本总线周期的前一个时钟周期中指令队列的状态，以便外部对的前一个时钟周期中指令队列的状态，以便外部对CPU内部指令队列动作的跟踪。内部指令队列动作的跟踪。QSQS1 1、QSQS0 0的代码组合及对应的含义见下表的代码组合及对应的含义见下表2.3 2.3 QS1、QS0的代码组合及对应的含义的代码组合及对应的含义 2.2.2 8086/8088 2.2.2 8086/8088的引脚功能的引脚功能(续续)vS2、S1、S0：总线周期状态信息（总线周期状态信息（用于最大模式），输用于最大模式），输出。这三个信号的不同组合指出了本总线周期所进行的数据传出。这三个信号的不同组合指出了本总线周期所进行的数据传输过程的类型。输过程的类型。无源状态无源状态111写内存写内存011读内存读内存101取指令取指令001暂停暂停110写写I/O端口端口010读读I/O端口端口100发中断响应信号发中断响应信号000总线操作类型总线操作类型S0S1S2表表2.4S2、S1、S0的代码组合及对应的总线操作类型的代码组合及对应的总线操作类型 2.2.2 8086/8088 2.2.2 8086/8088的引脚功能的引脚功能(续续)v S6 S3：地址地址/状态复用引脚，输出。状态复用引脚，输出。其中，其中，S S6 6用于表示当前用于表示当前80868086是否与总线相连，是否与总线相连，S S6 6=“0 0”表示表示当前当前80868086连在总线上，由于在连在总线上，由于在80868086总线操作其间，它总是与总线总线操作其间，它总是与总线相连的，故在每个总线周期的相连的，故在每个总线周期的T T2 2、T T3 3、T Tw w和和T T4 4状态状态S S6 6“0 0”。S S5 5表表明中断允许标志的当前设置，若明中断允许标志的当前设置，若S S5 5=“0 0”，表示当前禁止响应可屏表示当前禁止响应可屏蔽中断请求，若蔽中断请求，若S S5 5=“1 1”，表示当前允许响应可屏蔽中断请求。表示当前允许响应可屏蔽中断请求。S S4 4、S S3 3的组合指出当前正在使用哪个段寄存器，见下表的组合指出当前正在使用哪个段寄存器，见下表 2.2.2 8086/8088 2.2.2 8086/8088的引脚功能的引脚功能(续续)S4S3含含义义00当前正在使用当前正在使用ES01当前正在使用当前正在使用SS10当前正在使用当前正在使用CS或未使用任何段寄存器或未使用任何段寄存器11当前正在使用当前正在使用DS表表2.5S4、S3的代码组合及对应的含义的代码组合及对应的含义 2.2.2 8086/8088 2.2.2 8086/8088的引脚功能的引脚功能(续续)vBHE/S7:BHE/S7:高高8 8位数据总线允许位数据总线允许/状态复用引脚，输出。状态复用引脚，输出。信号和信号和ADAD0 0组合起来指出当前数据总线上的数据将组合起来指出当前数据总线上的数据将以何种格式出现，这两个信号的代码组合及对应的数以何种格式出现，这两个信号的代码组合及对应的数据格式见表据格式见表2.62.6。2.2.2 8086/8088 2.2.2 8086/8088的引脚功能的引脚功能(续续)AD15AD8AD7AD0从从奇奇地地址址开开始始读读/写写一一个个字字（共共占占用用两两个个总总线线周周期期，第第一一个个总总线线周周期期将将低低8位位数数据据送送AD15AD8，第第二二个个总总线线周周期期将将高高8位数据送位数据送AD7AD0）1001AD15AD8从奇地址单元或端口读从奇地址单元或端口读/写一个字节写一个字节10AD7AD0从偶地址单元或端口读从偶地址单元或端口读/写一个字节写一个字节01AD15AD0从偶地址开始读从偶地址开始读/写一个字写一个字00所用数据线所用数据线 数据格式数据格式AD0BHE表表2.6和和AD0的代码组合及对应的数据格式的代码组合及对应的数据格式 2.2.2 8086/8088 2.2.2 8086/8088的引脚功能的引脚功能(续续)说明：说明：对对于于8088，该该引引脚脚为为：系系统统状状态态输输出出信信号号，用用 于于 8088的的 最最 小小 模模 式式（在在 最最 大大 模模 式式 中中SSOSSO“0”），它它与与8088的的和和共共同同决决定定当当前前总总线线周期的操作类型，输出。具体规定见表周期的操作类型，输出。具体规定见表2.7。表表2.7SSO、IO/M和和DT/RDT/R的代码组合及对应的操作的代码组合及对应的操作 2.2.2 8086/8088 2.2.2 8086/8088的引脚功能的引脚功能(续续)4、控制线：控制线：vALE：地址锁存信号，输出，用于最小模式。地址锁存信号，输出，用于最小模式。vRD：读控制信号，输出，三态，用于最小模式。读控制信号，输出，三态，用于最小模式。vWR：写控制信号，输出，三态，用于最小模式。写控制信号，输出，三态，用于最小模式。vDEN：数据允许信号，输出，三态，用于最小模式。数据允许信号，输出，三态，用于最小模式。vM/IO：存存储储器器或或I/O操操作作选选择择信信号号，输输出出，三三态态，用用于于8086最最小小模模式式。当当M/IO=“1”时时表表明明该该总总线线周周期期是是对对存存储储器器进进行行读读/写写操操作作，反反之之，当当M/IO=“0”时时表表明明该该总总线线周周期期是是对对I/O端端口口进进行读行读/写操作。写操作。2.2.2 8086/8088 2.2.2 8086/8088的引脚功能的引脚功能(续续)vDT/RDT/R数数据据收收/发发控控制制信信号号，输输出出，三三态态，用用于于最最小小式式。当当 DT/R=DT/R=“0 0”时时，CPUCPU从从 总总 线线 读读 入入 数数 据据，反反 之之，当当DT/R=DT/R=“1 1”时，时，CPUCPU向总线写出数据。向总线写出数据。vINDTINDT：中断响应信号，输出，用于最小模式。中断响应信号，输出，用于最小模式。vRESETRESET：复位信号，输入。复位信号，输入。vREADYREADY：准备好信号，输入。准备好信号，输入。vNMINMI：非屏蔽中断请求信号，输入。非屏蔽中断请求信号，输入。2.2.2 8086/8088 2.2.2 8086/8088的引脚功能的引脚功能(续续)控制线：控制线：vINTR：可屏蔽中断请求信号，输入。可屏蔽中断请求信号，输入。vMN/MXMN/MX：工工作作模模式式选选择择信信号号，输输入入。若若使使8086工工作作在在最最小小模模式，则式，则MN/MXMN/MX应接应接“1”，否则，否则，MN/MXMN/MX接接“0”。vCLK：时钟信号，输入。时钟信号，输入。vTEST：测测试试信信号号，输输入入，用用于于多多处处理理器器系系统统。该该信信号号与与WAIT指指令令配配合合使使用用，当当CPU执执行行WAIT指指令令时时，处处于于空空转转状状态态，并并检检测测引引脚脚，只只要要TESTTEST=“0”则则立立即即结结束束等等待待，继继续续执执行行后续指令后续指令 2.2.2 8086/8088 2.2.2 8086/8088的引脚功能的引脚功能(续续)控制线：控制线：vRQ/GTRQ/GT1 1：总线请求总线请求/总线允许信号，双向，三态，用于最大模式。总线允许信号，双向，三态，用于最大模式。vRQ/GTRQ/GT0 0：总线请求总线请求/总线允许信号，双向，三态，用于最大模式。总线允许信号，双向，三态，用于最大模式。这这两两个个信信号号的的作作用用完完全全相相同同，其其中中每每一一个个信信号号都都相相当当于于最最小小模模式式下下的的HOLDHOLD和和HLDAHLDA一一对对信信号号的的作作用用，即即外外部部设设备备请请求求时时为为输输入入，CPUCPU响响应应时为输出。时为输出。vLOCKLOCK：总总线线锁锁定定信信号号，输输出出，三三态态，用用于于最最大大模模式式。该该信信号号由由LOCKLOCK前缀指令产生，有效时其它设备不能占用总线前缀指令产生，有效时其它设备不能占用总线 。5、供电线供电线 ：vV VCCCC：+5V+5V直流工作电压。直流工作电压。vGNDGND：接地端。接地端。2.2.2 8086/8088 2.2.2 8086/8088的引脚功能的引脚功能(续续)8086/80888086/8088引脚功能区别引脚功能区别：8088与与8086除除了了内内部部指指令令队队列列长长度度不不同同外外，在在引引脚脚上还有三点区别：上还有三点区别：1 1、外外部部数数据据总总线线的的宽宽度度不不同同。8086的的外外部部数数据据总总线线为为16位位（AD15AD0）；8088的的外外部部数数据据总总线线为为8位位（AD7AD0）。）。2 2、第第28引引脚脚不不同同。8086的的第第28引引脚脚为为M/IOM/IO，即即该该引引脚脚信信号号为为高高电电平平，表表示示对对存存储储器器操操作作，为为低低电电平平则则是是对对I/O端端口口操操作作；8088的的第第28引引脚脚为为M/IOM/IO，即即该该引引脚脚信信号号为为高高电电平，表示对平，表示对I/O端口操作，为低电平则是对存储器操作。端口操作，为低电平则是对存储器操作。3、第第34引引脚脚不不同同。8086的的第第34引引脚脚为为BHE/SBHE/S7 7，其其功功能能已已如如前前述述；8088的的第第34引引脚脚为为SSOSSO，在在最最小小模模式式下下的的功功能能已如前述，在最大模式该引脚恒为已如前述，在最大模式该引脚恒为“1”。2.2.3 8086/8088的最小模式的最小模式 1 1、8086/80888086/8088最小模式的典型配置最小模式的典型配置 当当8086/80888086/8088的第的第3333引脚引脚MN/MX接高电平（或直接接接高电平（或直接接+5+5V V）时，系统工作于最小模式，即单处理器模式，它适用于时，系统工作于最小模式，即单处理器模式，它适用于较小规模的应用。以较小规模的应用。以80868086为例，其最小模式的典型系统结构为例，其最小模式的典型系统结构如图如图2.52.5所示所示见下页见下页。图图中中8284A为为时时钟钟发发生生器器，8282为为地地址址锁锁存存器器，8286为数据总线收为数据总线收/发器。发器。图图2.58086最小模式的典型系统结构最小模式的典型系统结构 该该CPU系系统统以以8086为为核核心心，外外部部晶晶体体振振荡荡器器产产生生的的振振荡荡信信号号经经8284分频后，作为主频信号分频后，作为主频信号CLK提供给提供给8086，外外部部来来的的准准备备好好信信号号READY和和复复位位信信号号RESET也也经经8284A整整理后送往理后送往8086。8086的的20位位地地址址信信号号A19A16，AD15AD0，以以及及高高位位字字节节允允许许信信号号，在在地地址址锁锁存存信信号号ALE控控制制下下经经8282锁锁存存后后输输出出，即即为为地地址址总线。总线。8086的的16位位数数据据线线AD15AD0在在8286的的控控制制下下可可以以进进行行双双向向数数据传送，即为数据总线。据传送，即为数据总线。工作原理说明：工作原理说明：2.2.3 8086/8088的最小模式（续）的最小模式（续）2 2、主要外围芯片的功能、主要外围芯片的功能 q时时钟钟发发生生器器及及其其与与CPU的的连连接接：时时钟钟发发生生器器82848284A A的的引引脚脚功功能及其与能及其与8086/80888086/8088的连接如图的连接如图2.62.6所示。所示。图图2.68284A的引脚功能及其与的引脚功能及其与8086/8088的连接的连接2.2.3 8086/8088的最小模式（续）的最小模式（续）q地地址址锁锁存存器器及及其其与与CPUCPU的的连连接接：地地址址锁锁存存器器可可使使用用82828282、82838283或或7474LS244LS244、74LS27374LS273、74LS37374LS373等等，它它们们的的内内部部逻逻辑辑及及引引脚脚特特性性如如图图2.72.7所所示示。与与8086/80888086/8088的的连连接接见见最最大大、最最小小模式模式CPUCPU系统结构图。系统结构图。图图2.78282、8283、74LS244的内部逻辑及引脚特性的内部逻辑及引脚特性2.2.3 8086/8088的最小模式（续）的最小模式（续）q数数据据总总线线收收/发发器器及及其其与与CPUCPU的的连连接接 ：数数据据总总线线收收/发发器器可可使使用用82868286、82878287（或或7474LS245LS245），它它们们的的内内部部逻逻辑辑及及引引脚脚特特性性如如图图2.82.8所所示示。与与8086/80888086/8088的的连连接接见见最最大大、最最小小模模式式CPUCPU系系统结构图。统结构图。图图2.88286、8287的内部逻辑及引脚特性的内部逻辑及引脚特性2.2.3 8086/8088的最小模式（续）的最小模式（续）2.2.4 8086/80882.2.4 8086/8088的最大模式的最大模式 1、8086/8088最大模式的典型配置最大模式的典型配置当当8086/8088的第的第33引脚引脚MN/MX接低电平（或直接接低电平（或直接接地）时，系统工作于最大模式，接地）时，系统工作于最大模式，即多处理器模式，它适即多处理器模式，它适用于中、大型规模的应用。以用于中、大型规模的应用。以8086为例，其最大模式的为例，其最大模式的典型系统结构典型系统结构见下页，见下页，图中图中8288为总线控制器。为总线控制器。工作原理说明：工作原理说明：为了给系统的应用留有余地，有时即使暂时只用了一为了给系统的应用留有余地，有时即使暂时只用了一个处理器也将其接成最大模式。个处理器也将其接成最大模式。最小模式和最大模式的主要区别在于控制信号的产生，最小模式和最大模式的主要区别在于控制信号的产生，由图由图2.5和图和图2.9可知，最小模式下的控制信号是由可知，最小模式下的控制信号是由CPUCPU直接直接产生的，而在最大模式，控制信号由总线控制器产生的，而在最大模式，控制信号由总线控制器82888288产生。产生。引脚上，第引脚上，第2424第第3131（80888088还有第还有第3434）引脚的功能在两种）引脚的功能在两种模式下是不同的。模式下是不同的。图图2.98086最大模式的典型系统结构最大模式的典型系统结构2、多处理器系统多处理器系统8086/8088的最大模式系统通常为多处理器系统，其的最大模式系统通常为多处理器系统，其中必有一个主处理器中必有一个主处理器8086或或8088，其余为协处理器。常，其余为协处理器。常用的用的8086/8088系列协处理器有数值协处理器系列协处理器有数值协处理器8087和输和输入入/输出协处理器输出协处理器8089，由它们组成的多处理器系统如图，由它们组成的多处理器系统如图2.10所示。所示。图图2.10典型多处理器系统结构典型多处理器系统结构2.2.4 8086/80882.2.4 8086/8088的最大模式（续）的最大模式（续）3、总线控制器、协处理器及其与总线控制器、协处理器及其与8086/80888086/8088的连接的连接 8288是是20引脚的引脚的DIP芯片，采用芯片，采用TTL工艺，其内部结构工艺，其内部结构及外部引脚见图及外部引脚见图2.11。图图2.11 8288 8288的内部结构与外部引脚的内部结构与外部引脚 2.2.4 8086/80882.2.4 8086/8088的最大模式（续）的最大模式（续）8288的引脚信号分为三组：一组为输入状态和控制信的引脚信号分为三组：一组为输入状态和控制信号，二组为命令输出信号，三组为输出的总线控制信号号，二组为命令输出信号，三组为输出的总线控制信号。S S2 2、S S1 1、S S0 0：总线周期状态，输入，来自总线周期状态，输入，来自CPU。CLK：时钟信号，输入，来自时钟信号，输入，来自8284A。AEN：总线允许信号，输入，来自总线仲裁逻辑。：总线允许信号，输入，来自总线仲裁逻辑。CEN：控制信号允许，输入，来自总线仲裁逻辑。控制信号允许，输入，来自总线仲裁逻辑。IOB：总线方式控制端，输入，来自外部硬件。总线方式控制端，输入，来自外部硬件。ALE：地址锁存信号，输出，去锁存器。地址锁存信号，输出，去锁存器。MCE/PDEN:MCE/PDEN:总线主模块总线主模块/局部总线允许控制信号，输出，去系统其它部件。局部总线允许控制信号，输出，去系统其它部件。DEN：数据允许信号，输出，去数据总线收数据允许信号，输出，去数据总线收/发器。发器。DT/RDT/R：数据收数据收/发控制信号，输出，去数据总线收发控制信号，输出，去数据总线收/发器。发器。INTAINTA：中断响应信号，输出，去中断控制器。中断响应信号，输出，去中断控制器。2.2.4 8086/80882.2.4 8086/8088的最大模式（续）的最大模式（续）AIOWCAIOWC：I/OI/O端口提前写信号，输出，去端口提前写信号，输出，去I/OI/O接口。接口。IOWC:I/OIOWC:I/O端口写信号，输出，去端口写信号，输出，去I/OI/O接口。接口。IORC：I/OI/O端口读信号，输出，去端口读信号，输出，去I/OI/O接口。接口。AMTCAMTC：存储器提前写信号，输出，去存储器。存储器提前写信号，输出，去存储器。MWTCMWTC：存储器写信号，输出，去存储器。存储器写信号，输出，去存储器。MRDCMRDC：存储器读信号，输出，去存储器。存储器读信号，输出，去存储器。2.2.4 8086/80882.2.4 8086/8088的最大模式（续）的最大模式（续）图图2.128087引脚图引脚图2.3 8086/8088的总线操作和时序的总线操作和时序 2.3.1 8086/8088总线周期的概念总线周期的概念1 1、T T状态：状态：相邻两个脉冲之间的时间间隔，称为一个时钟周期，相邻两个脉冲之间的时间间隔，称为一个时钟周期，又称又称 T T状态状态（T T周期周期）。）。每个每个T T状态包括：状态包括：下降沿下降沿、低电平、低电平、上升沿上升沿、高电平。高电平。CLKT2.3.2 8086/8088的总线操作和时序（续）的总线操作和时序（续）1、系统的复位和启动操作、系统的复位和启动操作8086/8088的复位和启动是由引脚上的的复位和启动是由引脚上的RESET信信号触发的，触发时要求该信号至少维持号触发的，触发时要求该信号至少维持4个时钟周期个时钟周期的高电平，如果是上电复位，则要求该信号至少维的高电平，如果是上电复位，则要求该信号至少维持持50s的高电平。无论何时，只要的高电