资源描述
单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,本资料仅供参考，不能作为科学依据。谢谢。本资料仅供参考，不能作为科学依据。本资料仅供参考，不能作为科学依据。谢谢。本资料仅供参考，不能作为科学依据。,小结,计算机系统概述,主要知识点,1.1,计算工具及其进步,1.2,0、1编码,1.3,电子数字计算机工作原理,1.4,当代计算机系统结构与发展,1/65,END,课外作业,P50:1.3 1.4(5)1.5 EFH 1.7(写过程)1.10 1.11 1.14,P51:1.18(1)1.20(4),2/65,1.2 把114、0.6875这两个十进制数转换为7位字长二进制数,解：114D=1110010B(除2取余),0.6875=0.1011000B,(乘2取整),习题讲解,3/65,1.3 用二进制表示一个4位十进制整数最少需多少位（不考虑符号位）？,解：设需要,n,位二进制，则,所以最少需要14位,4/65,1.4（5）7.752.4,解：7.75D2.4D =111.11B10.011B,=10010.01101B,=18.406D,其它正确结果：,7.75D2.4D,=111.11B10.01B=10001.0111B,7.75D2.4D=111.11B10.01101B =10010.1010011B,5/65,1.4（4）49.552.75,解：49.5D52.75D =110001.1B110100.11B,=101000110011.001B,=2611.125D,1.5 EFH=?D,EFH=14161+15160=224+15=239,说明：H标识16进制数后缀,(EF),16,6/65,1.7 已知：X,补,=11101011,Y,补,=01001010,则X-Y,补,=,A,解：,-Y,补,=10110110(符号位取反，各位数值位按位取反，末位加1),则X-Y,补,=X,补,+-Y,补,=11101011+10110110,(符号位有进位不一定为溢出),7/65,判别溢出方法之一：,使用双符号位相加，若两符号位相同，则不溢出，不然溢出。,如：,11,1101011+,11,0110110,=,1,11,0100001,不溢出，结果为,1,0100001,8/65,X,补,=11101011,Y,补,=01001010,则X-Y,补,=,A,其它方法：,x,原,=10010101,Y,原,=01001010,下一步怎么做？,(1)10010101-01001010=01001011,(2)10010101+11001010=101011111;,9/65,X真值：-,0010101,Y真值：+,1001010,X-Y=-0010101-1001010=,-,1011111(真值),补码：,1,0100001,10/65,1.10 把以下各数译成,8,位二进制数补码：,解：真值 补码,+1900010011,-1911101101,+7501001011,-5611001000,+3700100101,-4811010000,11/65,真值 补码,+100000001,-111111111,+200000010,-211111110,+400000100,-411111100,+8 00001000,-8 11111000,12/65,1.14 将十进制数15/2及-0.3125表示成二进制浮点规格化数（阶符1位，阶码2位，数符1位，尾数4位）,解：（1）15/2=111.1B,表示成规格化数，若阶码与尾数均用原码表示，则它可表示为0.11112,0,11,;在机器中可写为,0,11,0,1111,（2）-0.3125=-0.0101B，可表示为1.1012,1,01,；,在机器中可写,为,1,01,1,1010,E,f,E,S,M,13/65,1.18 画出函数真值表：,A,B,C,0,0,0,1,0,0,0,0,0,1,0,0,0,0,0,1,0,1,0,1,1,0,1,1,0,0,0,0,1,0,0,1,0,0,0,1,0,1,0,0,0,0,1,1,0,1,1,1,1,1,1,1,0,1,0,1,14/65,1.20 利用基本性质证实以下等式：,法1：左右两边式子,与,ABC,法2：,15/65,证实：,得证。,16/65,证实：,得证。,17/65,证实：,其它方法：摩根律,18/65,1.22 若计算机准备传送有效信息为1010110010001111，生成多项式为CRC-12,请为其写出CRC码。,解：CRC-12=1100000001111，设校验码为K位，则K=12，信息位多项式X1010110010001111000000000000,做模2除得余数为111111111000,则CRC码为1010110010001111111111111000,19/65,1.23 按照诺伊曼原理，当代计算机应具备哪些功效？,答：按照Neumann提出原理，计算机必须含有以下功效：,（1）输入输出功效。计算机必须有能力把原始数据和解题步骤接收下来（输入），把计算结果和计算过程中出现情况告诉（输出）给使用者。,20/65,（2）记忆功效。计算机应能够“记住”原始数据和解题步骤以及解题过程中一些中间结果。,（3）计算功效。计算机应能进行一些最基本运算，组成人们所需要一切计算。,21/65,（4）判断功效。计算机在进行一步操作后，应能从预先无法确定几个方案中选择一个操作方案。,（5）自我控制能力。计算机应能确保程序执行正确性和各部件之间协调性。,22/65,存放系统,2.1,主存放器,2.2,辅助存放器,2.3,存放体系,第,2,章,计算机以运算器为中心,以存放器为中心(当前),23/65,END,课外作业,P89P91:,2.3 2.5 2.8(写思绪、画图)2.14 2.17 2.20,(2)P91:2.25 P92:2.34,24/65,2.3 ROM与RAM二者差异是什么？,答：(,1)RAM是随机存取存放器;ROM是只读存放器；,(2)RAM是,易失性,，一旦掉电，则全部信息全部丢失；ROM是,非易失性,，其信息能够长久保留，惯用于存放一些固定用数据和程序，如计算机自检程序、BIOS、游戏卡中游戏，等等。,习题讲解,25/65,2.5 术语：存放元、存放单元、存放体、存放单元地址，有何联络和区分？,答：,存放元：,存放一位二进制信息基本单元,电路；,存放单元：,由若干存放元组成，用来存放多位二进制信息，含有独立地址，能够独立访问；,存放体：,是存放单元集合，它由许多存放单元组成，用来存放大量数据和程序。,26/65,存放单元地址：,当代计算机存放器访问还是基于地址，为此要为每个存放单元设置一个线性地址，信息按地址存入或取出。,计算机在存取数据时，以,存放单元,为单位进行存取。机器全部存放单元长度相同，普通由,8整数倍个,存放元,组成,。同一单元存放元必须并行工作，同时读出、写入。由许多存放单元组成了一台机器,存放体,。因为每个存放单元在存放体中地位平等，为区分不一样单元，为每个存放单元赋予地址，都有一条唯一地址线与,存放单元地址,编码对应。,27/65,2.8 设计一个用64K*1位芯片组成256K*16位存放器，画出组织结构图。,（1）要用64K*1芯片结构256K*16位存放器，需要字/位同时扩展，共需芯片64片,（2）先进行位扩展，每16个芯片为一组（共4组），扩展成一个64K*16位存放体：片选端CS、读写信号并,接,；CPU16根地址线并连到各芯片16根地址线（64K=2,16,）上；CPU数据线每1根与一个片中数据线相连。,28/65,地址线并连可画得更清楚些,如图：,29/65,（,3）对4组芯片进行字扩展。每组芯片看成1个64K*16位存放体，地址线有16根；而主存容量为256KB=2,18,B，即共需地址线18根。所以用2根地址线来选存放体：A,0,A,15,为体内地址，各体地址线并接；地址高位A,16,和A,17,接片选译码器输入，译码器4个输出分别接各存放体CS端，用以,选择4个存放体中1个；数据线并接；读写信号线并接。,（4）详细实现：,30/65,31/65,2.14 某存放器容量为4KB，其中，ROM 2KB，选取EPROM 2Kx 8/片、RAM 2KB,选取芯片RAM 1K8/片、地址线A,15,A,0,。写出全部片选信号逻辑式。,解：,(1)确定芯片：,依据要求ROM容量为2KB，故只需1 片EPROM；而RAM容量为2KB，故需RAM芯片2 片,。（2）片内地址：,对于ROM片内地址为11位，用了地址线A,10,A,0,。这11根地址线；RAM片内地址为10位，用了地址线A,9,A,0,。,32/65,（3）选片：,主存中有3 片芯片，最少需要2 位地址信号加以区分，按其总容量需要12根地址线，能够考虑用1根地址线A,11,作为区分EPROM和RAM片选信号，对于2 片RAM芯片可利用A,10,来区分其片选信号。由此.可得到以下逻辑式：,EPROM：,RAM：,33/65,2.17,34/65,1,0,0,1,1,1,0,改进不归零制（NRZI）,统计“1”时改变方向,统计“0 时不改变方向,1,35/65,1,0,0,1,1,1,0,改进调频制(MFM),“1”在位周期中间改 变方向,“1”是“0”频率2倍,!,注意:MFM是FM改进,只有在统计连续两个或以上0时电流方向才翻转一次,用于双密度磁盘.,1,36/65,2.20,解：,（,1）磁盘容量412288B/道275道13516800B,（2）传输率3000转/60s12288B614400B/s,（3）平均等候时间1/（2转速）1（23000/60）0.01s10ms,37/65,2.25 存放系统层次结构能够处理什么问题？实现存放器层次结构先决条件是什么？用什么度量？,答：,存放器层次结构,能够提升计算机存放系统性能价格比，即在速度方面靠近最高级存放器，在容量和价格方面靠近最低级存放器。实现存放器层次结构,先决条件,是程序局部性，即存放器访问局部性是实现存放器层次结构基础。其度量方法主要是存放系统,命中率,，由高级存放器向低级存放器访问数据时，能够得到数据概率。,38/65,2.34 cache与虚拟存放器在原理和功效方面有何不一样和相同之处？,答：cache与虚拟存放器在原理和功效方面存在相同之处，但有主要差异。,相同之处：都利用了程序局部性原理，把程序划分成为许多信息块，运行时能自动地把信息块从慢速存放器向快速存放器调度，信息块调度采取一定替换策略以提升继续运行时命中率。它们采取地址变换、地址映像方式和替换算法是相同。,39/65,不一样之处：cache用于填补主存与CPU之间速度差异，而虚拟存放器则用来填补主存容量不足；cache每次传送信息块是定长，且只有几十字节。虚拟存放器信息块能够是定长页，也能够是不定长段，长度也比较大。CPU可直接访问cache，但不能直接访问辅存。cache与主存信息交换过程全部由硬件实现，主存与辅存信息交换则经过辅助软件与存放管理软件来完成。,40/65,补充题1,设某虚存有以下快表放在相联存放器中，其容量为8个存放单元。问：按以下三个虚拟地址访问主存，主存实际地址码各是多少？（,设地址均为16进制）,页号 页内地址,1 15 0324,2 7 0128,3 48 0516,41/65,页号,本页在主存起始地址,33,4,25,38000,7,96000,6,60000,4,40000,15,80000,5,50000,30,70000,42/65,答：,（1）80000H+0324H=80324H,（2）96000H+0128H=96128H,（3）去主存查找，有可能需重新分配。,43/65,补充题2,设某计算机cache采取4路组相联映像，已知cache容量为16KB，主存容量为2MB，每个字块有8个字，每个字有32位。请回答：主存地址多少位（按字节编址），各字段怎样划分（各需多少位）？,分析：2M=2,21,，每块32*8/8=32B,4路：每组4块。组号：16K/32/4=2,7,21-7-5=9 (9=7+2),44/65,答：,主存地址21位,主存高位地址,组号,块内地址,字节,9,7,3,2,主存高位地址,组号,块号,块号,块内地址,字节,7,7,2,3,2,字段划分：,或：,45/65,输入/输出及其控制,3.1,外部设备,3.2,输入/输出中数据传送控制,3.3,接口,3.4,I/O设备管理,第,3,章,46/65,3.14 一次程序中止大致可分为哪些过程？,答：,（1）中止申请，由中止源发出中止请求；,（2）排队判优，若在某一时刻有多个中止源申请中止，需要经过判优部件选择一个中止源响应；,（3）中止响应，在允许中止情况下，CPU执行完一条指令后，开始响应中止；,习题讲解,47/65,（4）中止处理，CPU先关中止，然后保留当前途序断点和现场，转入对应中止服务程序，开中止，执行中止服务程序，执行完成，先关中止，然后恢复现场和断点，开中止，返回原程序执行,48/65,3.24 DMA方式与通道方式有何异同？,答：相同点：把外设与主机交换数据过程控制权从CPU接管，使外设能与主机并行工作。,不一样点：（1）工作原理：DMA完全采取硬件控制数据交换过程，速度较快；通道则采取软硬件结合方法，经过执行一道通道命令字，即通道程序，来完成数据交换。,49/65,（2）功效：通道是在DMA基础上发展而来。所以，通道功效要比DMA功效更强。在DMA中，CPU必须进行设备选择、切换、开启、终止，并进行数据校验，CPU在输入输出过程中开销较大；通道则代替CPU管理控制外设，CPU仅仅经过I/O指令开启通道，通道本身进行各外设初始化工作。,50/65,（3）所控制外设类型：DMA只能控制速度较快、类型单一外设，一台外设有一个DMA控制器，若一个DMA控制器连接多台同类外设，则它们只能串行工作；而一个通道能够连接不一样类型外设，使得多外设均可在通道控制下同时工作。,51/65,3.25 中止控制方式下中止与DMA中止有何异同？,答：DMA方式中中止请求不是为了传送信息（信息是经过主存和I/O间直接数据通路传送），只是为了汇报CPU一组数据传送结束，有待CPU做一些后处理工作，如测试传送过程中是否犯错，决定是否继续使用DMA方式传送等。,52/65,而（当用于数据传送控制时）程序中止方式中止请求是为了传送数据，I/O和主机交换信息完全靠CPU响应中止后，转至中止服务程序完成。,53/65,（1）对,DMA请求,，CPU在一个机器周期结束时就可响应。对于程序中止，则CPU必须执行完一条指令后方可响应。,（2）DMA控制只在外设和内存之间进行，不会破坏CPU现场。在响应,DMA请求,时，不需保护现场，所以可快速响应。,另：中止控制方式下中止与,DMA请求,有何异同,54/65,3.26 试述接口功效及其组成。,答：简单说，接口基本功效是在系统总线和外设之间传输信号，提供缓冲功效，以满足接口两边时序要求。因为外设多样性和复杂性，对不一样外设接口功效不尽相同。但普通来讲，接口应具备以下基本功效：,55/65,（1）寻址功效。接口要能识别CPU访问信号，并识别要求操作。,（2）输入输出功效。接口能按照CPU要求读写信号从总线上接收CPU送来数据和控制信息，或把数据和状态信息送到总线上。,（3）数据缓冲功效。CPU与外设速度往往不相匹配，为消除速度差异，接口必须提供数据缓冲功效。,56/65,（4）数据转换功效。不一样外设信息格式不一样，与主机格式也不一样，接口应提供计算机与外设信息格式转换，比如正负逻辑转换、串并转换、数/模或模/数转换等。,（5）其它。如检错纠错功效、中止功效、时序控制功效等。,57/65,为实现上述接口功效，接口最少应有一组缓冲器和一个含有锁存能力锁存器。主机访问接口主要是对接口端口（各种存放器）进行访问。所以，在接口中还必须有对端口选择机构和读写控制机构，如地址译码线路、读写控制线路和中止控制线路。除此之外，还需要有设备状态存放器、定时信号线路等。,58/65,3.27 I/O接口有哪两种寻址方式？各有何优缺点？,答：I/O接口有端口地址与主存统一编址方式和端口地址单独编址方式。统一编址方式是指把I/O端口当做存放器单元进行分配地址。这种方式CPU不需设置专门I/O指令，用统一访问存放器指令可访问I/O端口。优点是不需要专门输入输出指令，,59/65,并使CPU访问I/O操作更灵活、更方便。另外还可使端口有较大编址空间。该方式缺点是端口占用了存放器地址，使内存容量变小。再者，利用存放器编址I/O设备进行数据输入输出操作执行速度较慢。,60/65,单独编址方式是指I/O端口地址与存放器地址无关，是单独编址，CPU需要设置专门输入输出指令访问端口。其主要优点是输入输出指令与存放器指令有显著区分，程序编制清楚、利于了解。缺点是输入输出指令少，普通只能对端口进行传送操作，尤其需要CPU提供存放器读写、I/O设备读写两组控制信号，增加了控制复杂性。,61/65,总线系统,4.1 总线工作原理,4.2 几个系统总线标准,4.3 几个设备总线标准,第,4,章,62/65,4.,1,解：选,C,。,此题中B、D 答案很显著是错误。在A 和C中看起来两个答案都正确，但实际上A 中同时信号不需要应答信号主要原因是因为在通信中采取了同一公共时钟，所以，归根到底是C使同时通信有较高数据传输率。,习题讲解,63/65,4.,3,解选,D,。,在计算机中，只有主存和1/O设备接口各端口需要专门地址供CPU识别，所以地址总线就是用来指定内存单元或1/O设备接口中端口地址。,64/65,4.5,解：在三种集中式总线控制中，,C,（独立请求）方式,响应时间最快。每个共享总线部件都有一对总线请求线和总线应答线，各主设备之间并行工作，仲裁时间较短。,A,（链式查询）,方式对电路故障最敏感。链式结构决定了假如有一个主设备发生故障，就会影响到其后其它主设备总线请求。,65/65,
展开阅读全文
浙ICP备2021020529号-1 | 浙B2-20240490 
