微机原理第一章CPU总结.doc

微机原理--第一章
2015/01/14 Fio出版
※为重点理解部分
1.微处理器的基本结构
微处理器由控制器、运算器、寄存器组及片内总线等部分组成。
1）控制器：又称指令控制部件。
功能：提取指令、识别翻译指令代码，安排操作次序，向计算机各部件发出适当的操作信号，指挥计算机有条不紊地工作。
组成：由指令寄存器、指令译码器、程序计数器（或指令指针）及相应的控制电路组成。
2）运算器
功能：根据指令完成指定的算术或逻辑运算，以及移位循环等操作。
组成：由算术逻辑部件ALU（Arithmetic Logic Unit）、累加器及标志寄存器组成
3）寄存器组
功能：包括若干不同功能的寄存器，协助算术逻辑单元ALU及控制器工作。
组成：各种处理器的寄存器组不尽相同，但至少有以下六类寄存器：指令寄存器IR，程序计数器PC，地址寄存器AR，缓冲寄存器DR，累加寄存器AC，状态标志寄存器 PSW

2. ※微处理器的主要性能指标
1）字长：CPU一次所能处理的二进制数的位数，一般等于CPU数据总线的宽度；字长越长，运算精度越高；速度越快；性能越高；CPU的字长有8位、16位、32位和64位。
2）寻址范围：CPU能够直接存取数据的内存地址范围，由CPU地址总线的宽度决定。
n为地址总线根数——寻址范围0～2n。
16根： 216=64K 20根： 220=1024K＝1M（00000H~FFFFFH）
24根： 224=16M 32根： 232=4096M=4G
3）主频：CPU的主时钟频率（简称主频）是CPU的内部工作频率，是用来表示CPU工作速度的重要指标，也是影响其运算速度的一个重要因素。主频越高，速度越快。

3.※ 8086CPU的内部结构 －EU和BIU的组成
1）执行单元EU（Execution Unit）
功能：负责指令的执行，从BIU的指令流队列中取指令，分析指令和执行指令
组成：
算术逻辑单元（ALU）：用于算术、逻辑运算，并且按指令的寻址方式，计算出寻址单元地址的16位偏移量。
标志寄存器FLAGS：用于反映CPU运算的状态特征以及存放控制标志。
寄存器阵列：包括4个16位通用寄存器AX、BX、CX、DX；4个专用寄存器，指针寄存器SP、BP和变址寄存器SI、DI。
数据暂存器：协助ALU完成运算，暂存参加运算的数据。
EU控制电路：包括控制、定时与状态逻辑电路，根据指令译码形成各种定时控制信号，对EU的各个部件实现的定时操作。
2）总线接口单元BIU（Bus Interface Unit）
功能：负责CPU与存储器或CPU与I/O设备之间传送数据和指令
组成：
4个16位段寄存器，CS，DS，SS，ES；1个16位指令指针IP；1个指令流队列；20位地址加法器；总线控制电路

4. “指令的流水线”结构
1）自动取指令：每当8086的指令队列中有2个空字节，同时EU也未要求BIU进入存取操作数的总线周期，BIU就会自动从内存单元中顺序取出指令字节，并填满指令队列。
2）并行执行：同时，EU从指令队列取出一条指令，并用几个时钟周期去分析、执行指令。当指令队列已满，而且EU对BIU又无总线访问请求时，BIU便进入空闲状态。
3）执行转移、调用和返回指令时，下面执行的指令不是内存中紧接的指令，顺序装入指令队列中的前4个字节失去作用。这时，CPU自动清除指令队列中原有内容，并从新的地址单元取出指令，立即送EU执行；然后，自动取出后续指令填满指令队列。
指令流队列——取指令、分析和执行指令并行工作，减少CPU为取指令等待的时间，提高CPU的效率，加快了整机的运行速度。另外也降低了对存储器存取速度的要求。

5. ※寄存器阵列与FLAGS 、IP、段寄存器
指令指针：IP，下一条指令地址：CS:IP，堆栈栈顶：SS:SP
1）寄存器阵列：
通用寄存器 AX、BX、CX、DX
当作为8位寄存器使用时，任一个16位寄存器都可以分为高低字节，分别命名为AH、AL，BH、BL，CH、CL，DH、DL。其中XH表示对应16位寄存器高8位，XL表示低8位。
隐含的特定用途：AX作为累加器，BX作为基址寄存器，CX作为计数寄存器，DX作为数据寄存器。
2） 状态标志寄存器FLAGS:

6个状态标志位——反映算术或逻辑运算后结果的状态
CF：进位标志（carry）
当执行加法或减法运算时，最高位（字节运算时的D7位或字运算时的D15位）产生进位或借位时，则CF=1；否则，CF=0。此外，移位和循环指令的执行也会对CF产生影响
PF：奇偶标志（parity）
当操作结果中“1”的个数为偶数时，PF=1；否则，PF=0
AF：辅助进位标志（assistant）
当执行加法或减法运算后，如果结果低位字节的低4位向高4位有进位或借位，则AF置1；否则AF清0
此标志一般用于BCD码运算，作为二-十进制调整的依据
ZF ：零标志（zero）
若当前运算结果为0，则ZF=1；否则，ZF=0
SF：符号标志（sign）
SF值与运算结果最高位相同
若最高位为1，则SF=1；否则，SF=0
OF：溢出标志（overflow）
当运算中结果的最高位与次高位向上一位进位的状态不同时（取异或），OF=1；否则，OF=0
此标志用于判断带符号数算术运算的结果是否超出范围，如OF=1，则超出范围，运算结果产生错误
3个控制标志位——可由程序设置或清除，对CPU的操作起控制作用
DF：方向标志（direction）
用于控制字符串指令的步进方向
当DF=1时，字符串处理指令中地址会自动递减，由高地址向低地址方向进行。
当DF=0时，则为地址递增方式，字符串处理由低地址向高地址方向进行。
IF：中断允许标志（interrupt）
用于控制可屏蔽的硬件中断
IF=1，可以接受中断请求；IF=0，中断被屏蔽，不能接受中断请求。
IF的状态不影响非屏蔽中断请求（NMI），也不影响CPU响应内部中断请求。
TF ： 单步操作标志（trap）
又称陷阱标志。
为程序调试的方便而设置，用于控制程序单步执行
当TF=1时，8086CPU处于单步工作方式，每执行完一条指令产生中断，以便用户检查指令的执行结果。TF=0，则正常执行程序
3）指令指针寄存器IP
BIU单元中16位指令指针寄存器IP，用于存放下一条将要取出的指令在当前代码段内的偏移地址。IP寄存器不能由程序员直接访问。
4）段寄存器
存放16位段基址。8086CPU的BIU单元中共有4个段寄存器CS、DS、SS和ES，可同时存放4个逻辑段的基地址。它们规定了4个逻辑段，这4个逻辑段也称为当前段。
代码段寄存器CS：用于存放当前代码段的段基址，要执行的指令代码均存放在当前代码段中
数据段寄存器DS：用于存放当前数据段的基地址，程序中所需要的数据常存放于当前数据段中
堆栈段寄存器SS：用于存放程序正在使用的当前堆栈段的段基址，堆栈操作所处理的数据均存放于当前堆栈段中
附加段寄存器ES：用于存放当前附加段的段基址，附加段通常也用来存放数据，典型用法是在字符串处理指令中用来存放处理以后的数据

6.※地址加法器的原理
内存空间分为不同的段，每个单元由段地址和偏移地址寻址；各个段寄存器分别用来存放各段的起始地址，16位偏移地址由指令寄存器IP或执行单元EU按寻址方式提供。
段地址:偏移地址——逻辑地址
段寄存器内容左移4位后与16位偏移地址在20位地址加法器相加，形成20位的物理地址。

7. 总线周期PPT39

8.引脚：地址/数据复用AD0~19、 RD、 READY、 INTR、 NMI、 RESET（复位后，各寄存器状态）、 MN/MX、 M/IO、 WR、 INTA、 ALE、 HOLD
PPT42-63

9. 存储器地址与存储器内容

10. ※物理地址与逻辑地址

存储器
称为主存或内存。是计算机的存储和记忆装置，存放数据和程序。
内存单元的地址和内容：内存中的数据和程序以二进制形式存放。以8位二进制数作为一个字节（Byte）。每一个内存单元存放一个字节。
计算机通过给每个内存单元规定不同的地址管理内存。

外频
是CPU的外部基准频率，也叫前端总线频率或系统总线时钟频率，是微机系统的基本时钟。
CPU的外频越高，证明CPU与二级缓存和系统内存交换速度越快，对提高电脑系统的整体速度很有利。

8086的功能结构
书P19页 图1.9
8086外部采用40条引脚的双列直插封装，有16条数据线和20条地址线，可处理8位或16位数据，可寻址的内存地址空间为1M字节，I/O端口地址空间为64K字节。

BIU特点：
1）指令流队列长度为6个字节（8086），类似先进先出的栈，可实现取指令和执行指令的并行操作；
2）地址加法器用来产生20位地址；根据两个16位寄存器提供的信息计算出20位的物理地址

指针寄存器和变址寄存器
16位指针寄存器SP和BP －存放段内偏移地址
堆栈指针SP ：存放当前堆栈栈顶的偏移地址
基址指针BP ：存放堆栈段中一个数据区的基地址偏移量
16位变址寄存器SI和DI
用于字符串操作中，分别用来存放源操作数的段内偏移地址和目的操作数的段内偏移地址，故SI和DI分别被称为源变址寄存器和目标变址寄存器

CPU和存储器之间交换数据用到的总线包括：
数据总线：AD0~AD15；
地址总线：AD0——AD15，A16——A19
控制总线：ALE、RD、WR、DT/R、DEN、 M/IO