基于SoC-FPGA的嵌入式系统概述.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,基于FPGA的嵌入式系统设计,*,基于,FPGA,的嵌入式系统设计,-Altera SoC FPGA,1,基于FPGA的嵌入式系统设计,第,1,章 基于,SoC FPGA,的嵌入式系统概述,1.1 SoC,嵌入式设计的挑战与机遇,1.2 Altera,提供的解决方案汇集,2,基于FPGA的嵌入式系统设计,第,1,章 基于,SoC FPGA,的嵌入式系统概述,1.1 SoC,嵌入式设计的挑战与机遇,1.2 Altera,提供的解决方案汇集,3,基于FPGA的嵌入式系统设计,1.1 SoC,嵌入式设计的挑战与机遇,1,。硅片融合技术的推动力量,高级工艺技术和系统集成技术,2,。基于硅片融合的,FPGA,发展趋势,集成了,SRAM,、,DSP,（数字信号处理）,、乘法器模块、串行收发器模块、存储器控制器、以及高级,I/O,接口等功能。,3,。可编程技术的最新进展,SoC(System on a Chip),片上系统,集成了,FPGA,、,ARM,处理器、丰富的外设处理器子系统,FPGA,：现场可编程逻辑门阵列,(Field Programmable Gate Array),，简称：可编程逻辑门阵列。,4,。对于实时嵌入式系统设计，这些技术的融合带来了新的机遇和挑战。,概括：早期的逻辑器件,CPLD,(Complex Programmable Logic Device),复杂可编程逻辑器件,FPGA,SoC,SoC FPGA,4,基于FPGA的嵌入式系统设计,1.1 SoC,嵌入式设计的挑战与机遇,1,。,Altera,公司的可编程技术,提供了特殊功能来加速实现信号处理算法，可以进一步优化和提高系统的实时响应能力。,能够在高度并行的硬件解决方案之间高效的划分时间关键算法，并且在,可编程逻辑单元,(LE),、,DSP,模块,中予以实现。,高效的划分时间关键算法举例：,（,1,）图像处理中的边缘提取、模板匹配等问题。,（,2,）三维自由立体显示（通俗称裸眼,3D,）中视差计算问题。,（,3,）大数据处理，如,Twitter,社交网络中搜索好友等往往涉及数十亿个结点数据，即便当今最快的服务器也难以快速实时处理。,2,。解决实时难题,-,关键在于合理的在硬件和软件之间划分实时算法。进而在实时处理器和相关工具支持下实现相应的硬件和软件。,5,基于FPGA的嵌入式系统设计,1.1 SoC,嵌入式设计的挑战与机遇,1,。,Altera,实时处理器和相关工具包括：,硬核处理器,(ARM Cortex-A9,处理器,),软核实时处理器,(Nios II,软核处理器,),DSP,模块,(,精度可调的硬件乘法器和累加器,),状态机,(,使用,SoC FPGA,内核架构中的,LE,实现定制硬件,),2,。,Altera,实时工具组成,解释 见,p1,表,1.1,6,基于FPGA的嵌入式系统设计,1,、基于,ARM Cortex-A9,硬核处理器子系统（,HPS,）,采用,非对称多处理器,(AMP),技术,以,1,个,Cortex-A9,执行常规操作系统和主应用程序；,而另一个,Cortex-A9,专门用于完成实时性要求高的任务。,7,基于FPGA的嵌入式系统设计,补充：关于,ARM Cortex-A9,1990,年,11,月,27,日，,Acorn,公司正式改组为,ARM,计算机公司。苹果公司出资,150,万英镑，芯片厂商,VLSI,出资,25,万英镑，,Acorn,本身则以,150,万英镑的知识产权和,12,名工程师入股。公司的办公地点非常简陋，就是一个谷仓。,20,世纪,90,年代，,ARM 32,位嵌入式,RISC,(Reduced lnstruction Set Computer,，,精简指令集处理器,),处理器扩展到世界范围，占据了低功耗、低成本和高性能的嵌入式系统应用领域的领先地位。,ARM,公司既不生产芯片也不销售芯片，它只出售芯片技术授权。,参考：,Cortex-A9,ARM ARM7,系列，,ARM9,系列，,ARM9E,系列，,ARM10E,系列，,SecurCore,系列，,Intel,的,Strong ARM,，,ARM11,系列，,Intel,的,Xscale,其中，,ARM7,、,ARM9,、,ARM9E,和,ARM10,为,4,个通用处理器系列，每一个系列提供一套相对独特的性能来满足不同应用领域的需求。,SecurCore,系列专门为安全要求较高的应用而设计。,ARM,公司在经典处理器,ARM11,以后的产品改用,Cortex,命名，并分成,A,、,R,和,M,三类，旨在为各种不同的市场提供服务。,9,基于FPGA的嵌入式系统设计,2,、基于,FPGA,的,Nios II,软核处理器,1,。速率,100M150M,，在实时处理方面有优势。,2,。采用矢量化中断控制器，中断响应较快。,3,。构造,Nios II,的数量仅受,FPGA,资源多少的约束。,4,。对实时性要求高的任务，可专门安排一个,Nios II,进行处理。,5,。,Nios II,可利用片内存储作为紧耦合存储器，适用于存储关键实时算法。,6,。,Nios II,有定制指令接口，支持,FPGA,硬件加速，可将结果直接返回到处理器的流水线。,10,基于FPGA的嵌入式系统设计,3,、精度可调的,DSP,体系结构,1,。,FPGA,体系结构具有高度并行特性，结合精度可调的,DSP,模块，,SRAM,模块，极大提高了很多应用的性能。,2,。,DSP Builder,设计软件是流行的,Matlab/Simulink,软件插件，支持设计人员使用基于模型的输入方法来自动生成,RTL,级描述，评估定点和浮点性能及其动态范围。,3,。支持重新使用逻辑资源，可节省,FPGA,资源。,11,基于FPGA的嵌入式系统设计,4,、基于硬件的状态机,1,。,FPGA,内核架构和,自适应逻辑模块,(ALM),提供了快速的基于硬件的状态机。,2,。通过,VHDL,或,Verilog HDL,中的定制设计，,FPGA,在某些应用，以及具有少量数据组的应用中实现了更快的响应时间。,对于实时嵌入式系统设计，以上提及的这些技术的融合产生了一系列新的优点：,解释：见,p2-p3 (1)(6),12,基于FPGA的嵌入式系统设计,1.2 Altera,提供的解决方案汇集,1,。器件系列,2,。设计软件工具及嵌入式处理器,3,。可以使用的,IP,功能,4,。,SoC FPGA,开发套件简介,13,基于FPGA的嵌入式系统设计,1.2 Altera,提供的解决方案汇集,Altera,提供了较全面的可编程逻辑器件系列产品：,FPGA,，,SoC FPGA,，,CPLD,，,EDA,软件工具，知识产权（,IP,），嵌入式处理器，以及客户支持和培训。,14,基于FPGA的嵌入式系统设计,1.2.1,器件系列,1,。,Altera,提供的三类,FPGA,高端的,Stratix FPGA,系列；,中端的,Arria FPGA,系列,低成本，低功耗的,Cyclone FPGA,系列,2,。,SoC FPGA,芯片主要包括：,Arria 10,Arria V,Cyclone V,系列。,参看：,p3p4,表,1.2 Altera,公司提供的器件系列及其性能,本课程主要研究：,Cyclone V SoC FPGA,型号：,5CSEMA5F32C6N,15,基于FPGA的嵌入式系统设计,1.2.2,设计软件工具及嵌入式处理器,1,。,Quartus II,软件,Quartus II,软件是,Altera,公司提供的,FPGA,，,SoC FPGA,CPLD,的开发平台。,2,。,Quartus II,软件为综合、静态时序分析、板级仿真、信号完整性分析、以及形式验证提供了许多第三方工具支持。,解释：其软件特性总结见,p4,表,1.3,16,基于FPGA的嵌入式系统设计,Altera SoC,嵌入式设计工具包,(EDS),及可定制处理器系列,1,。,Altera SoC,嵌入式软件开发的一整套工具。,包括：开发工具、实用程序、启动固件、设计实例。同时包括,ARM Development Studio 5(DS-5),工具包。,2,。可定制处理器系列，采用单核或双核,ARM Cortex-A9 MPCore,硬核处理器，以及可用于任何,FPGA,或,SoC,的软核处理器。,3,。,SoC FPGA,芯片系列的性能描述见,p5,图,1.1,17,基于FPGA的嵌入式系统设计,嵌入式处理器总结、性能及特性对比、以及,OS,板级支持包,1,。,Altera,可定制嵌入式处理器总结见,p6,表,1.4,2,。,Altera,嵌入式处理器性能和特性对比见,p6,表,1.5,3,。,Altera,嵌入式处理器可用的操作系统,(OS),板级支持包,(BSP),见,p8,表,1.6,18,基于FPGA的嵌入式系统设计,1.2.3,可使用的,IP,功能,1,。背景,随着,FPGA,技术的发展，芯片的性能越来越强，开发周期越来越长，使得芯片设计业正面临一系列新的问题：设计质量难以控制，设计成本也越来越高。,2,。,IP(Intelligence Proprety),技术,IP,是指可用来生成,ASIC(,专用集成电路,),和,PLD(,可编程逻辑器件,),的逻辑功能块,，又称,IP,核,(IP Core),或虚拟器件,(VC),。通过,IP,技术。可解决上面提到的问题。,19,基于FPGA的嵌入式系统设计,IP(Intelligence Proprety),技术,1,。将一些在数字电路中常用但比较复杂的功能块，如,FIR,滤波器，,SDRAM,控制器，,PCI,接口电路等设计成可修改参数的模块，设计者可以重复使用这些已经设计并且经过验证的,IP,核。,2,。这就大大减轻了工程师的负担，从而使其专注于整个系统的设计，提高设计效率和正确性，避免重复劳动，降低成本。,3,。由,Altera,及其合作伙伴提供的,IP,功能模块见,p9p14,表,1.7,20,基于FPGA的嵌入式系统设计,1.2.4 SoC FPGA,开发套件简介,1,。台湾友晶科技,DE1-SoC,开发验证板是本教材,ARM Cortex-A9,嵌入式硬核处理器设计的主要实验设备。,2,。开发板采用,Altera,公司的,Cyclone V SoC FPGA,系列芯片。具有内嵌双核,Cortex-A9,硬核处理器。型号为：,5CSEMA5F31C6N,。,21,基于FPGA的嵌入式系统设计,DE1-SoC,开发板简介,1,。采用,Altera,内嵌双核,ARM Cortex-A9,硬核处理器的,SoC FPGA,芯片。可用于高性能、低功耗处理器系统设计。,2,。硬核处理器系统包括处理器、外设、以及存储器接口，通过高带宽互连总线与,FPGA,硬件部分无缝连接。,3,。开发板集成了高速,DDR3,存储器，音频,/,视频部件，以太网接口等硬件设备。,4,。提供了丰富的设计实例与参考资料。,网址：,de1-,22,基于FPGA的嵌入式系统设计,2.DE1-SoC,开发板结构框图,见,p17,图,1.4,也可参考：,DE1-SoC_User_manual_0C0D.pdf p9,资料与图例,DE1-SoC_User_manual_0C0D.pdf,为了给设计提供最大灵活性，所有的接口连接都通过,Cyclone V SoC FPGA,来完成。设计者可以通过配置,FPGA,来完成任何系统的设计。,解释：,p16p18,23,基于FPGA的嵌入式系统设计,第一章 习题,1,、解释下列英文缩写名词的含义,（,1,）,LE,（,2,）,FPGA,（,3,）,DSP,（,4,）,SoC,（,5,）,ALM,（,6,）,IP,2,、,Altera,实时处理器和相关工具包括那些部分？,3,、,Altera,采用什么样的硬核处理器？,4,、,Altera,软核实时处理器是什么？,5,、,Altera,提供几类器件系列的,FPGA,产品？它们分别是什么型号？,6,、什么是,Quartus II,软件？,7,、什么是,Altera SoC,嵌入式设计工具包,(EDS),？,8,、请访问,de1-,网站。并且从该网站下载,DE1-SoC,开发验证板的,CD,。,24,基于FPGA的嵌入式系统设计,