收藏 分销(赏)

PADS关键知识解答.docx

上传人:鱼** 文档编号:854859 上传时间:2024-03-30 格式:DOCX 页数:81 大小:14.21MB
下载 相关 举报
PADS关键知识解答.docx_第1页
第1页 / 共81页
PADS关键知识解答.docx_第2页
第2页 / 共81页
PADS关键知识解答.docx_第3页
第3页 / 共81页
亲,该文档总共81页,到这儿已超出免费预览范围,如果喜欢就下载吧!
资源描述

1、1.PADS2007 为什么每次打开以前的覆铜都看不见,非要重新覆铜,各位大侠请指教。谢谢这好像是软件为了节省内存而采取的做法。其实也不用重新覆铜,点 viewnets,然后确定,就可以显示覆铜了。2. flood 比较正确的说法应该叫灌铜, 是指对用 (Copper Pour)画幅出来的闭合区域根据设定 规则进行铺铜的一个动作。而铺铜是指用 Copper 手动画铜皮。而对于 Flood 和 Hatch 的区别,在帮助中可以找到: EDA365 论坛网$ D2 y& v/ b1 Z7 C8 jFlooding recalculates the pour area and recreates a

2、ll clearances for the current obstacles within thepour outline, observing clearance rules. Hatching refills (with hatch lines) existing pour polygons for thecurrent session; it does not recalculate the pour area. Each time you open a design file, you must floodor hatch the design; this information i

3、s not saved. In most cases, you can simply Hatch. Use Flood if youmake changes to the copper pour polygon that could create clearance violations or if you changeclearance rules.Flooding 会重新计算灌注区域并重新计算当前填灌区域的外形线内障碍的所有间距,和一些 注意的间距规则。 Hatching 则用来(用填充线)重新填充当前会话内已经存在的填灌多边形,而并不会重新计算填充填灌区域。 每次打开一个设计文件时,你应

4、当对这个设计进行 flood 或 hatch; 这些信息是不保存的。 大部份情况下, 你只要简单的 Hatch 一下 就够了。当你对灌铜多边形的修改会引起规则冲突时,或当你修改了间距规则时,请使用 flood 。 3.在看一个四层板的时候!发现 Split/Mixed 层有许多类型为 Plane Hatch Outline 的区域。不 知道怎么画出来的!很着急啊!谢谢!现在明白怎么回事了!使用 plane area 画出轮廓, flood 后就会发现类型为 Plane Hatch Outline 区域。 使用 spo,spd 无模命令来回切换,就能显示填充和轮廓!进一步发现:显示和 optio

5、ns-Split/Mixed plane-Mixed plane display 对应!画出轮廓后, spo 模式,只有 plane area outline。当 flood 后,会增加 hatch outline,同时切换 到 spd 。这是选择边框时,hatch outline 在最上面,被选择。这就出现了我的迷惑!总是想画Plane Hatch Outline! 4.关于快捷显示单一层用 Z 键比如 Z1 显示 TOP 层Z2 显示第二层依次类推PADS2007 的 router 就有此命令PADS9.0 及以上版本的 layout 和 router 都有此命令5 powerpcb 实战

6、技巧:多层板减为双面板的方法。有的 powerpcb 文件不能由正常模式下减层,我告诉大家一种由多层板减为两层板的方法: 第 一步,在 Setup 下的板层定义中,将 GND 及 VCC 的层定义(Electrical Layer Type)为 No Plane, OK 退出; 第二步,在 Setup 下的 Pad Stacks 中删除所有盲埋孔, OK 退出; 第三步,在 Setup 下的 Display Colors 中将顶层和底层关闭,只留中间两层; 第四步,进入 ECO 模式; 第五步,鼠标右键, Select Traces/Pins; 第六步,鼠标右键, Select All; 第七

7、步,在 setup 下的 Drill pairs 下删除所有的钻孔对; 第八步,菜单栏 File 下选择 Export,保存,在ASCII OUTPUT 对话框中点击 SELECT All,不选 PCB parameters; 最后, powerpcb 下建新文件, import 刚存的那个文件即可。不用这么复杂,出 gerber 时只导出你需要的层数就行了。前提是把所有分配到内层的网络 取消。6.Assembly Drawing Top, Assembly Drawing Bottom 有什么作用,一点经验也没有Tools-Assembly Variants 对话框怎么使用?装配层,可用于放

8、置结构图的信息。出装配图时用,将不需要焊接的器件可 delete,试试就知道了8. copper pour 跟 plane area 区别plane area 是当你当层设置为 split/mix 属性时才需要用到。如果你的层是设置为 no plane,只能用 copper pour.9. 丝印 走线 都非常细 为什么呢?输入 R0, 毛毛虫也能现原形10PADS2007 层互换问题前几天布板时把底层和顶层搞反了.在样板回来时才发现错了,请问各位大人,有没有什么方 法可以使底层和顶层在保持走线不变的情况下 ,使底层和顶层位置互换 ,各位高手有遇到这样的问题没?能否赐教一招,谢谢了!其实要换也很

9、简单: C5 u& U+ h6 S2 t- V2 P% F/ T0 W7 j 顶层底层只是相对的。对于板子对称,安装孔位对称 的板,哪个是顶层无所谓,安装孔位不对称,翻过来就没法安装了,解决的办法很简单,直 接选中板框、安装孔,直接镜像,然后再修改安装孔附近的线就ok 了。11 请问大家 MARK 点画法首先,要明白 MASK 点的功能。分两种,一种是板的定位(要求与表贴元件同层), 两个而 且不对称。另一种是元件定位(元件引脚多而且密),也是两个。 TOP 与 BOTTOM 取决于 你的板在那层表贴,如果双面贴则都要加。12 pads2007 阻焊层开窗问题规则检查时报错。请大家帮忙分析一下

10、图片上那个大铜皮是一个封装上的一部分,一般是用来散热的 在画 pcb 时,要让这部分开 窗,所以在 solder mask 层我又画一个一样的 copper,在同一个地方。可是我画好之后,进 行规则检查时,总是报错,不知道为什么封装上面的 copper 本来就是开窗的了。没必要再画一次。可是并不是你说的那样, 我本来也认为是这样的, 可是打样回来, 发现没有开窗, 所以只能在 solder mask 层再开窗了,结果就出现规则报错1,打样回来没有开窗,是因为你的 gerber 没有设置正确。2, DRC 检查时,取消此项试试13 请教:个别 PAD 不需要上锡膏的应该怎么操作?以下图中圈子里的

11、元件就是不上助焊的元件14怎么在 PADS LAYOUT 中出这样焊接用的贴片图?用 PADS LAYOUT 画出了板子,要给工程拿到加工厂加工,需要出这样的一个贴片图,但不知 PADS 中怎样出。或如果要经什么 ORCAD 和 DXP 一起出的话,怎样弄?请教大虾,帮个忙。要设置一下:15如何让一块 Copper 助焊而不阻焊?晶振下面放了一块铜皮连接到地上, 打算将晶振的金属外壳焊在上面, 所以需要将其做成助 焊上锡,不被绿油盖住!在出 Gerber 时,阻焊层里选择 copper,则所有的铜皮成助焊了!我只想要这块铜皮不被绿油封住! 请问, pads 里该如何设置在此块铜皮上再画一个相同

12、的铜皮,放在 solder mask 层,出 gerber 时,在 solder mask 这 边要选上 copper 就可以了(默认是选上的) 也可以在做封装中制作paste mask 只是制作钢网时要用到,生成光绘去做板时不用出solder mask 是反向显示的,你在这层有铜皮的话, 出 gerber 时候这块铜皮在板子上显示出来的 就是焊锡!16 平面层走线前要设置好什么 从元器件布局层也就是 TOP BOTTOM 层直接打过孔 就连接 到地层/电源层 我看了教程 资料 给平面层分好了网络 按教程打的孔怎么就没有叉的 标示呢 我并没有把 SPLIT/MIXE PLANE 里的设置取消显

13、示所以应该还是有其他设置没设置好吧 望各路 DX 指点下菜鸟这个“X”表示是与平面层(plane)相连,所以在 CAM PLANE 和 SPLIT/MIXE PLANE 都会显示的!你也可以让它不显示:这里有吗?17问布线角度问题。在 Options/Design/Line trace angle 里设置的是 Diagonal,布线时一开始却是任意角度,要转角之后才能对角转,这是怎么回事?哪里设置有问题?这里18关于封装、出 gerber 以及 clearance 设置的一些总结&问题,请大虾帮忙1.在 PCB decal Editor 中, Display Color Setup 对话框显示

14、如下:该工具栏对应的功能,其中标记的图标对应的功能为 Add New LabelTerminal /2D line /Text /Copper/Copper Cut Out/Keepout/From Library/Wizard/Add New Label做封装时, Terminal /2D line /Text /Copper 工具分别对应 Design items 中的 pads /lines /text/Copper, Keepout 工具对应 Outlines 中的 Keepout。做好封装在 Layout 中调用该封装时 , Design items、Keepout 是不能单独被选中

15、、 操作的, 而必须作为一个 component 来进行操作。 要修改的话也只能进入 Edit Decal 才能修改的。而在出 gerber 时, Terminal 对应的是pads; 2D line 画的图形以及 Text 均对应为 Outlines (坛子里有大虾说过在 Layout 中line 画的图形对应为 outlines,个人没有试验出来,因为 filter 中没有选项来让选中outlines); Keepout 在 Layout 中对应的是什么我也还不确定,但是可以肯定的是,在出 gerber 时,它对应的是Keepout。这里有个问题,就是在做封装时,在哪些情况下是需要做 ke

16、epout 的?画 keepout 时其准则 是什么?至于 Copper Cut Out, 在 Layout 中还能看到, 但是在出 gerber 时, 不管选中什么都不能导出 该内容。Add New Label 工具可以添加一些 Label,诸如 Res.Des., Part Type 等 Label,这些在 Layout中是可以单独选中并操作的,在出 gerber 时也是有相应对应的。常用的 Label 主要是 Res.Des. 和 Part Type。其他的 Label 没有使用过,所以不是很清楚,所以就不做说明了。在封装设计时,还有 Decal Rules,这个有什么好处呢?有在做封装

17、时设置这个的么?如果设置的话,大致都是怎样设置的呢?Layout 中相关的 items:他们在出 gerber 时的所对应的很明了,所以就不说了。2.Layout 中 Design Rules 中 clearence 设置相关Same net 部分在手册中已经有了说明,如下图所示:Clearance 部分就要说明一下了。首先得了解 trace、 via、 pad、 smd、 text、 copper、 board、 drill 在 Layout 中指的是哪些对象, 只有明白了这个,才能设置好想要的 clearance。Trace、 via 都很明了,而 pad 指的是插件的焊盘(through

18、 hole pad), smd 指的是贴片的焊盘(surface mount pad), text、 copper、 board 也很明了。 最后那个 drill我还没有明白它指 的是什么。表格中已经包含了大部分的对象之间的间距规则设置。除了 lines 没有做出说明外,其他的都已经做了说明。但是要注意的是, text 与 copper 之间的间距是遵照 text 与 trace 之间的规 则。如下图所示。突然想起在 verify design 时,设置的 clearance 值对在封装中添加的 line/text/copper 也是有影响的,所以一般建议把 line/text 画到丝印层等相

19、关层上去检查间距时, 发现在一些元件的 text 处和我的布线交叉时, 会报间距太小等错误! 而当我打开该 pcb 元件封装时,发现这些 text 是在 top 的位置;而我把这些 text 改到顶层丝印层时, 就没有错误了(在封装中添加的text 也是如此, 而且这种 text 在 layout 是 outline 类型的, 要想在丝印层显示出来, 必须设置好丝印层 outline的显示颜色)我发现每次更改过 toolverify designclearancesetup 中的一些 check 后, 检查,再改回原来的设置,居然报的错误数目相差很多,有时候No Error,有时 3 个,有时

20、 15 个,有时60 多个。错误基本都处在元件外框的 text 标识和走线的重叠处。报错误如下:(xxx,yyy(xxx,yyyL1)distance between tracks too small: COMPONENTS FREE TEXT, TRACE (aaa, bbb) distance is less than 0.1524L1)distance between tracks too small: COMPONENTS FREE TEXT,TRACE (aaa, bbb) overlapping我个人觉得, 每次在完成布局之后还是要去检查一下 body to body 的间距问题,

21、 因为会出现, 两个元件重叠而被忽视的问题,到时候等到出图了还是没有发现,后果就严重了。 body to body 指的是原件边框和元件边框的间距(注意:特指边框在和 pad 是同一层的,也就是, 如果边框不画在元件层,是 drc 检查不出来的,所以要求做库的规范化)。18 请教如何在板框四个边导出一样大小的圆角tools/options/design/miter 下面选择 Arc,确定,然后返回板框,在夹角那里选中两条边,右 键选择 add miter,四个角都输入相同的角度即可。19Reuse 要符合的条件:Reuse 和被 reuse 部分必须有相同的以下的部分:相同的 Parttype

22、、相同或相似的网络、相同的 DECAL 封装。 对于相同的 Part type 的要求:1、必须使用标准库中的 Part type 以保证有相同的 Part type Name。2、特别指出:相同的 Parttype 包括相同的 Logic Family。 Logic Family 信息在 Part Eidtor 的环境下, Part Information forPart 的对话框的 General 的面板中。 LogicFamily 的信息有: ANA、 BGA、 BPF、 BQF、 CAP、 CFP、 CLC、 CMO、 CON、 CQF、 DIO、 DIP、 ECL、 EDG、 FUS

23、、 HMO、 HOL、 IND、 LCC、 MOS、 OSC、 PFP、 PGA、 PLC、 POT、 PQF、 PSO、 QFJ、 QFP、QSO、 RES、 RLY、 SCR、 SKT、 SOI、 SOJ、 SOP、 SSO、 SWI、 TQF、 TRX、 TSO、 TTL、 VSO、 XFR、 ZEN。如果一个器件的 LogicFamily 的信息不同,在不同的 PCB 文件之间是无法reuse 的。造成很多的工作无法重复利用。解决办法:新建一个全新的 Logic Family 为 UND,以后在建新器件的过程中统一使用它。即:所 建的器件没有任何的 LogicFamily 信息。所有新

24、建的器件的Logic Family 信息全部定为 UND。其他的过去已经有的器 件继续使用其原有的 Logic Family 信息。相同或相似的网络要求:在不同的 PCB 文件中进行 reuse,必须保证有相同的网络名,在同一个PCB 文件中进 行 reuse 必须保证有相同或相似的网络名。所以, 如果一款新产品想要 reuse 其他款产品中已经成熟的 PCB 设计文件, 那么最好 的办法是原理图设计时能从成熟产品的原理图中拷贝相关的部分,以尽量保证网络名一致。 这样至少可以利用其能够为我使用的其中一小部分。相同的 DECAL 封装要求:不同文件之间的 reuse 必须有相同的 DECAL 封

25、装。20CAM350 拼板教程拼板方法:一,在大部分線路不變或線路完全不變時你們可以選用 create a moudle 來完成這個動 作。操作為1.選擇所要合并的板之前需做過 rename -tools-create module-選擇全板存檔成一個 module copy1.mdd;2.在所要合成的板上-place-manually.-place module copy1.mdd-放進所需合并的板即可。3.再次從線路圖回編 and netin !二。這個拼板如果完全不變采用先轉 netlist 再用 sub-drawing 最好不過需要注意四 點1.是事先必須對兩塊板都做 rename a

26、nd netin 成功,確保兩份電路的線路圖相同沒有相 沖突的 ref and net ,與線路無誤2.sub-drawing out 時選擇 Preserver refdes!3.sub-drawing in 時選擇 Assign refdes!4.過程中選擇所有所需的元件和線路 sub-drawing 需從線路回編或再次 netin,確保正確21creat like union 主要是用来布局时使用。比如有些成熟的模块化电路为了避免layout 者将重 要元件放到其他模块电路去,硬件工程师或资深的 PCB 工程师会将这部份成熟电路做成 union,这样子可以避免新手布局 犯一些常规的错误。

27、提高布局效率和时间。make like reuse 主要是复用,比如有些 RF 电路是成熟,稳定,其他机型可以完全复用此电 路布局和布线。所以常用成熟电路的布局布线做成 reuse,方便下次复用。两者主要的不同点是: union 主要针对新机型的布局, reuse 主要是针对类似的机型借用以前 的布局。如果是新机型,以前没有同样的电路,相同的布局布线, make like reuse 就没有必要了。22Ln n 是你要切换的层比如你要切换到第 3 层,请输入: L3 然后回车请问用 pads2005 给电源层铺铜的时候,如果电源和地选的是 CAM 平面,可不可以自定义 铺铜的面积大小啊?就是想

28、让板子靠近边框的地方不铺铜可以么?应该如何操作啊?答:用line 画出一条隔离带就行了.丝印统一放在 all layer 层元件布局时,直接按 F 进行布局,丝印会根据你所放置的层而换层注解文字指的是?0如果是板的编号或日期,可放在顶层丝印层.也可放在底层丝印层.不可放在顶层或底层,除非有特别要求.小弟刚开始学 PADS,布双面板,一般走线时,先不走地线,等所有的线都连通之后,再将 两面覆铜,将覆铜的属性设置为 GND,即可将大部分地线连通。这两天尝试用 Router 自动布线,发现每次执行自动布线后,系统会自动将地线也连通,连 地线的过程中可能就多打了很多过孔,十分讨厌。因此请问有没有一种简

29、便的方法,让 Router 自动布线时不处理 GND 网络(或某个特殊的网络)?jimmy:可以先把 GND 网格先扇出过孔,进行保护.再对其他网络进行自动布线.如果你想很好的提高自己的布线水平,建议放弃自动布线.提问:1、在 PADS 中焊盘的阻焊层和助焊层怎么在设计过程出显示其性质能否单独设置其值如能设置推荐值设多少2、 LZ 在上面提到,不开 DRP 走线,依靠设计和显示 GIRD 走,对于不同模块电路或者不 同间距的器件分别设置再走线有无推荐jimmy:A1、可以在制作元件的封装时在 PADSTACK属性中添加 mask 或paste 的值,一般 4- 16mil 均可 (视 PCB

30、布局的密度而定,我常设置 10mil)也可以在出 gerber 时,在 Over(under)size Pads BY10) ,里面填入你要加大阻焊的值,如A2、比如 4/8,5/10,6/12 ,25/50 前面为设计栅格,后面为显示栅格。主要看芯片脚之间的间距 而定。请教 LZ:我有一个接口滤波板,大部份都是插件元件,贴片元件只有十几个。线路连接也比较简单,考虑用四层板,不知道 LZ 有什么好的建议?板上只有一个小电源,用两个地网络: PGND, GND。jimmy:如果只有一个小电源,所以也就不存在电源平面阻抗问题了。由于贴片元件少,可以考虑单面布局,若表层做平面层, 内层走线,参考平面

31、的完整性基本 得到保证。而且第二层可灌铜保证少量表层走线的参考平面。因为是接口板,要注意 PCB 布线的幅射,如果把表层做为地平面 GND, PGND,走线可以得到很好的屏蔽效果,传输线的辐射也可得到控制。 (参考信号完整性分析)建议采用此种叠层方案: GND, S1, S2, PGND。你好,请问在 HDI 盲埋孔板中(6 层或者 8 层)如何设置叠层结构?通常的做法是 1+C+1 的 1 阶盲埋孔方式, 但这样安排产生的问题是第二层必须是走线层, 否则就没有优势。 有没 有直接从第一层打到第三层的盲孔这种做法?工艺、 可靠性方面能保证吗? (孔径和 1 阶的 孔径一样,因为想保证第二层(地

32、平面)的完整性)。谢谢。jimmy:推荐常用的叠层方案如下:六层: 1-2, 2-5, 5-6, 1-6八层: 1-2, 2-7, 7-8, 1-8以上两种为手机 HDI 常用叠层方案,价格最划算。嗯, 我们现在也是这样做的, 但是顶层和第二层的走线就没有屏蔽层了, 会不会存在向板外 辐射的情形?jimmy:所以会有屏蔽罩我想请问楼主,在布 4 层板的时候电源层和地层是如何和信号层相连的啊?比如说贴片 ic 的引脚 GND 是通过过孔与地层相连的吗,还是怎么弄的,我看见有些板子在电源层和地层 都有走线,对电源层和地层有那些处理啊?望楼主指教!jimmy:放在 TOP 层或 bottom 层的元

33、件通过打 via 到内层与电源层和地层相连。有些产品因为对成本考虑比较多,所以在不增加板层的情况下,在电源层和地层都进行走线, 此种情况是万不得已的。对电源层和地层的处理,我们最好是把这两层做为平面层,可以起到很好的屏蔽效果。请问楼主 这样更改 layout 里的元件封装不怕您笑话 呵呵为这个问题 我郁闷了几天jimmy:选中此元件-右键-edit decal-进入封装编辑界面,在此界面下, CTRL+O,在弹出的对话框 Are you sure discard the decal loaded from the board?, 选择 YES。然后打开你要的新封装。然后 file-exit d

34、ecal editor.在弹出的对话框中点确定。请问 PADS2007 能把板层互换吗?(如 4 层板,我要把第 2、 3 层对换过来,即2 变为 3; 3改为 2。)PROTEL99SE 就有这个功能。jimmy:根据以下四步操作:版主好, 请问下 pads2007 我 怎么设置快捷切换 TOP 和bottom 层 本来是 F4, 现在我转 了个 PROTEL99 的 PCB 却用不了,咋回事啊?jimmy:先按快捷键 D,然后回车。再按 F4 就可以了。感觉不能像 99SE 那样在 PCB 中把网络名称显示出来,有些很不习惯呀jimmy:可以借助外挂显示网络名/xiaowanzi800 发

35、表于 2010- 1-25 15:08你说的是左边这个 NET 导航栏还是指其他的外挂软件呢?2. PADS 中 怎么样把很多元件比如贴片元件一次性都翻转放到底层呀?假如我想把所 有贴片放底层,而插件放顶层。 99 中选全局就能把相同封装的元件同时操作。jimmy:a1,其他的外挂软件,需要的话可发 EM 给我: jimmy406a2,利用 find 查找功能,将相同封装的器件,如0603, SOT23 全部选中后, CTRL+F,就可以换到另一层了。2010- 1-26 17:00最近要画一个板, 很多差分等长线要走, 所以想在 router 里走线, 选中 PAD 点 Interactiv

36、eRoute 走线后按Shift+A ,这样走出来的蛇形线幅度可以控制,但宽度控制不了, 很宽。想请问楼主,怎样设置可以让宽度小一点?jimmy: 如下图设置:SMT 设计上的重点- 申请加精(一) SMT 工艺 PCB 布局设计注意点参考建议注意点 1:基板上必备的设计内容1.基板上必须具备有 MARK 点,通常采用方形或圆形设计。直径/边长在 0.8mm- 1.2mm 使用较多。2.MARK 点通常设计为对角线。3.MARK 点与基板上任何元件都应距离板边 3mm 以上建议 5mm,因为设备轨道两侧必须各留出 3mm 进行基板的固定。4. 基板加工精度基板 MARK 基板原点的加工精度:0

37、.05m注意点2:注意点 3:基板布局通孔的设计避免在焊盘上开通孔注意点4:焊盘尺寸的设计通常胶水工艺元件从 1608-3216 (公制)1)避免出现焊盘大小不一的现象2)焊盘尺寸的设计一定要与元件的尺寸相匹配坚决避免出现1608 的元件使用 2125 或 3216 的焊盘的现象例:一一对应注意点 5基板的镀层考虑当前使用的有铅类的镀 sn-pb 较多,无铅类的采用OSP 和镀纯 sn,最好与基板供应商进行沟通。(二) SMT 基板可制造性设计基础介绍DFM 设计(PCB)一般原则 PCB 外形和尺寸应与结构设计一致,器件选型应满足结构件的限高要求,元器件布局不应导致装配干涉; PCB 外形以及定位孔、安装孔等的设计应考虑 PCB 制造的加工误差以及结构件的

展开阅读全文
相似文档                                   自信AI助手自信AI助手
猜你喜欢                                   自信AI导航自信AI导航
搜索标签

当前位置:首页 > 包罗万象 > 大杂烩

移动网页_全站_页脚广告1

关于我们      便捷服务       自信AI       AI导航        获赠5币

©2010-2024 宁波自信网络信息技术有限公司  版权所有

客服电话:4008-655-100  投诉/维权电话:4009-655-100

gongan.png浙公网安备33021202000488号   

icp.png浙ICP备2021020529号-1  |  浙B2-20240490  

关注我们 :gzh.png    weibo.png    LOFTER.png 

客服