其它考试工程师.pptx

2024/3/26 1.1.烙鐵基礎知識烙鐵基礎知識烙鐵基礎知識烙鐵基礎知識第一節烙鐵基本知識烙鐵基本知識烙鐵基本知識烙鐵基本知識1烙鐵的分類1）恒溫烙鐵2）控溫烙鐵2烙鐵的組成1）焊台2）烙鐵3）海綿3焊台的組成1）加熱指示燈2）控溫旋鈕3）電源開關4）海綿4烙鐵頭分類1）尖型烙鐵頭2）錐型烙鐵頭3）扁型烙鐵頭第二節烙鐵的作業過程及其注意事項烙鐵的作業過程及其注意事項烙鐵的作業過程及其注意事項烙鐵的作業過程及其注意事項 一作業順序1在靜電海綿上粘水以輕壓不出水為准2打開電源開關3調整控溫烙鐵旋鈕至所需溫度2024/3/26 4加熱指示燈開始閃爍時可取下烙鐵開始作業5作業完畢加錫保養將烙鐵調至最低溫度6關閉電源開關三使用烙鐵注意事項1烙鐵溫度控制在300350度2焊接前先將烙鐵鐵頭上的錫渣在海綿擦拭干淨因殘錫具有散熱效果會降低烙鐵頭的溫度3烙鐵頭局部氧化可加錫多次在海綿擦拭直至烙鐵頭光亮為止完全氧化時可用細沙紙輕擦干淨並加錫保養4暫時不用烙鐵時應加錫保養並將溫度調到最低下班前應除上述措施外需加關電源開關5定期松動烙鐵頭防止烙鐵頭卡死現象6在不影響焊錫效果的情況下烙鐵溫度越低越好烙鐵的使用壽命越長7控制烙鐵頭与焊點的力度一般應小于100G2024/3/26 8烙鐵与平面間的夾角應在3045度之間9每個焊點的作業時間應控制在23秒之間10所有焊點必須用指定的清洗濟清洗四檢驗焊點的標準1表面是否接觸良好2是否有冷焊空焊短路現象3焊點是否光亮空焊短路現象4焊點是否有錫尖5零件表面是否完整五跳線作業標準1整線1）轉彎處必成90度2）走線必成直線其平行度最大弧度限制為2mm3）禁止連線穿過或跨越IC（避免電磁干扰）4）跳線因破皮而出現裸線需更換連線2024/3/26 5）同一PCB之連線顏色必須相同6）露出焊點的裸線不得超過05MM2點膠1）不沾零件膠2）膠沾連線于PCB的最大間隙不能超過05MM3）所點之膠的最大直徑需小于6CM4）連線5CM處及拐彎處需點膠六SMT零件外觀標準1吃錫程度1）錫尖不得高于本体2）吃錫高度高于端子高度的24%3）吃錫寬度大于元件端子寬度的1/2(端子高度大于2mm者吃錫高度最低為0.5mm)焊端寬度大于零件寬度之50%4）焊點錫過多延伸至元件本体稱多錫2偏移程度2024/3/26 1）方形零件側面(橫向)大于零件端子寬度的1/22）圓柱形零件側面偏移大于零件端子直徑之1/4C.3）只有底面焊點之零件偏移大于端末寬度的1/2或焊點寬度的1/2,取較小者4）圓形及扁圓形引腳,偏移大于扁圓引腳寬度或圓腳直徑的1/25）鷗翼型引腳偏移大于腳寬的1/2,或0.5mm采用較小者,焊點長度小于腳寬或0.5mm,采用較小者6）方形,圓柱形零件端子豎向偏出焊盤同一PCB之連線顏色必須相同7）各零件傾斜角度大于15度七插件零件外觀標準1錫尖小于12MM卻無短路現象2吃錫34PCB厚度3在焊錫面零件腳吃錫大于270度2024/3/26 4PCBA沾有錫渣直徑或長度小于0.2mm5手插零件腳長小于0.5mm或大于2.0mm6零件腳受損程度應小于零件腳寬度的207CPUslot,Mouse,phone及外圍接口浮高小于0.5mm(MIN).DimmPCISocket,浮高小于0.8mm(MIN).8螺絲孔不能粘錫影響螺絲固定9一個焊點最多允許兩個針孔一塊PCBA板最多允許9個气孔第三節靜電防護常識靜電防護常識靜電防護常識靜電防護常識 一概念1靜電靜電是一种物体表面存在著不平衡電荷的現象2靜電現象2024/3/26是在產生和消失過程中有電的現象3靜電的特點1）防靜電材料的体積電阻率應1M2）具有高電位低電流小電量和作用時間短3）靜電受環境的影響較大瞬間現象多4）尖端放電5）靜電吸附靜電感應二靜電控制原理將生產過程中產生的靜止電荷迅速的泄放和耗散是防止靜電容害行之有效的方法靜電泄漏是通過替換電子生產過程中接觸到的各類絕緣物而改用防靜電材料並使之完全接地三佩帶靜電環注意事項1确保靜電扣部分与皮膚接觸良好2接地端与地線接觸良好3每日定期測試保証1M電阻接觸良好2024/3/262.2.元器件的辨識元器件的辨識元器件的辨識元器件的辨識 第一節常見元器件的識別常見元器件的識別常見元器件的識別常見元器件的識別 一一般零件的識別1電阻電阻用英文字母“R（resistance）“表示其中排阻可分為串聯排阻用英文字母“RN“表示及并聯排阻用英文字母“RP“表示2電容電容用英文字母“C（capacitance）CMCEM“表示排容用“CP“表示其中膽電容及電解電容有極性焊接時注意方向3二極管二極管用英文字母“D（diode）“表示紅色端為正極黑色端為負極2024/3/264三極管&MOS管三極管（triode）及MOS管用英文字母“Q“表示5晶振晶振用英文字母“X“&“Y“表示如“X4“Y2“6接口&插槽接口（interface）&插槽用英文字母“J“表示7跳線跳線用英文字母“JP“表示第二節電阻電容的讀取電阻電容的讀取電阻電容的讀取電阻電容的讀取 一電阻讀取如下圖1021001圖1圖22024/3/26圖1与圖2均為1K電阻其中圖1為普通電阻而圖2為精密電阻圖1表示為101021K精密度為5圖2表示為1001011K精密度為1二電解電容的讀取電解電容有兩類1）鋁介質電容如圖12）膽電如圖2圖1圖201210016E10v1500uF+105CQI2024/3/26圖1為電解電容其讀法如下QI為生產厂商105C耐溫值10V為耐壓值100F為電容的容量圖2為膽電容（為黃色黑色方形）其讀法如下012為厂商的代號16E為耐壓值16V100F為電容的容量第二節ICIC的封裝形式的封裝形式的封裝形式的封裝形式一TQFP(ThinQuadFlatPack)2024/3/26圖1圖2圖3圖4以上封裝形式可參考聲卡及外置顯卡2024/3/26圖1圖2圖3圖4以上封裝形式可參考Cache及SuperI/O二CQFP(CeramicQuadFlatPack)2024/3/26圖1圖2圖3圖4以上封裝形式可參考Tag三SOJ(SmalloutlineJtype)2024/3/26圖1以上封裝形式可參考BIOS四CLCC(CeramicLeadlessChipCarrier)2024/3/26圖1圖2圖3圖4以上封裝形式可參考DRAM及顯存五SSOP(SmallSizeOutlinePackage)2024/3/26圖1以上封裝形式可參考SIOController及74244六SOP(SmalloutlinePackage)2024/3/26圖1圖2圖3圖4以上封裝形式可參考視頻放大器七DIP(Dual-In-LinePackage)2024/3/26圖1圖2以上封裝形式可參考南北橋CHIP八CBGA(CeramicBallGridArray)2024/3/26圖1圖2以上封裝形式可參考K6II500PIII550八PGA(PinGridArray)2024/3/26圖1圖2以上封裝形式可參考NotebookPIII九u-BGA2(Micro Ball Grid Array-2)圖32024/3/263.電子基礎知識電子基礎知識電子基礎知識電子基礎知識第一節十進制的轉換十進制的轉換十進制的轉換十進制的轉換一十進制（decimalism）轉換成二進制（binary）如下例100（DEC）轉換成BIN轉換方法如下124816326412820212 223242 52 62700 1 001 10其結果為11001002024/3/26二二進制（binary）轉換成十六進制（hexadecimal）如下例1100100（BIN）轉換成HEX轉換方法如下01100100補位46其轉換結果64H第二節邏輯門電路邏輯門電路邏輯門電路邏輯門電路2024/3/26一同向器（跟隨器）ABB=AAB0011同向器真值表如下ABB=AAB0110同向器真值表如下二反向器2024/3/26三与門（AND）四与非門（NAND）AC=ABBCAB0001与門真值表如下C10110001AC=ABBCAB0001与非門真值表如下C101111102024/3/26五或門（OR）六或非門（NOR）AC=ABBCAB0001与門真值表如下C10110111AC=ABBCAB0001与非門真值表如下C101110002024/3/26七异或門（XOR）八异非門（NOR）C=ABCAB0001异或門真值表如下C10110110AC=ABBCAB0001同或門真值表如下C10111001AB2024/3/26九74244門ABCY74244真值表CY01AB十74245門XCYC傳輸方向01XYYX74245真值表2024/3/26十一CMOS与非門及或非門電路VDDTNTPABYTN圖1為与非門TPABYVDDTPTNTP圖2為或非門2024/3/26第五章主板的發展及其架构主板的發展及其架构主板的發展及其架构主板的發展及其架构 第一節主板的發展史主板（Mainboard）也叫母板（Motherboard）及系統板（Systemboard）如果說CPU是系統的心臟那么主板可以說是系統的軀干它CPU与外設交換數据的橋梁發展至今經過多次的變革從大体積主板發展到微型主板從集成度极低的主板發展到高集成度的主板從非標準化發展到國際標準一IBM/XT 該種板是IBM推出的最早的主板二AT&BABY ATAT板的尺寸為:12”X13BABYAT的尺寸為:8.5”X13”2024/3/26三ATX&MICRO ATX1ATX:30.5CMX24.4CM如SHERBY-AV2MICROATX:9.6”X9.6”如SHERWOOD其中ATX分為1.0和2.0兩种版本,其最大差別在于散熱方式不同1.0中P/S的風扇往机箱內吹，2.0中P/S的風扇往机箱外吹。四NLX 是Intel提出的一种新型主板构架由于IDE、软驱、电源等接口以转移到了扩展竖板上，使其距离硬盘、软驱等设备舱位更近，连接线缆更短这样不但可以减少了2024/3/26信号传输中所受的干扰和衰减，提高传输的速度和质量，简化机箱内部的混乱由于CPU和内存位置作出了进一步的调整，散热空间加大，使其散热效果更加出色 第二節主板的架构主板的架构主板的架构主板的架构 北橋、南橋(Northbridge/Southbridge)結构广泛應用于目前几乎所有的PC机主板。傳統的南北橋結构中，北橋(就是主板上靠近CPU插槽的一顆大芯片)負責与CPU的聯系并控制内存、AGP、PCI接口，相關的数据在北橋内部傳輸；南橋負責I/O接口以及IDE設備的控制等。不过Intel从810開始摒弃了南北桥橋的結构。而采用了2024/3/26GMCH(AGP内存控制中心)+ICH(I/O控制中心)的HubArchitecture結构。使得内部的傳輸速度加快了不少，代表着主板芯片組的發展方向 根据不同的芯片組我們作如下几种結构分析主板的架構1）INTEL 440架構2）INTEL 810 架構3）VIA MVP4 架構4）INTEL 815架構一INTEL 440架構架構2024/3/26U21BIOS/FLASHROMU12ICS9147CLOCKSYNTHESIZER48MHZX114.318MHZ14.318MHZ36366/100MHZHOST CLK33MHZPCI CLKU21FDC37M602SUPER I/O CTRL_PRINTERPORTFDDPS/2MOUSEPS/2 K/BSN75185RS232DRIVERCOMPORT14.318MHZ33MHZISA BUSU15INTELPIIX433MHZ14.318MHZ48MHZUSB CLKX132.768KHZUSBPORT8MHZISA CLKHDDCDROMPCI BUSPCISLOT133MHZ33MHZPCISLOT2U9MGAMGA-G200AVGA CTRL_66MHZU11INTEL440BX（ZX）66/100MHZ33MHZintelPINTIUM PROCPUTAGL2CACHESLOT1ISASLOT18MHZ14.318MHZ14MHZ ON BOARDVIDEOSGRAMCRYSTALCS4280 PCIAUDIO DRIVE33MHZCRYSTALCODECCS4297X124.576MHZ33MHZPCISLOT3866/100MHZSDRAMCLKAGP BUS66/100MHZ DIMM1 DIMM2168P 3.3VDIMM SOCKET2024/3/26二INTEL810架構CeleronProcessorPPGA370+128KCache2.5V,2V,1.8VGraphicsandMemoryControllerHubIntelFW82810DC1003.3V,1.8VPanelLinkSII1543V,1.8VI/OControllerHubIntelFW828013.3V,1.8V168PinDIMMX2SDRAM3.3VJ8U6U4,U7CRTU1HDDCDROMUSBU8J1J2J3PCISlot1PCISlot2PCISlotPCI Riser BoardVID0-4PCIBusVRMHIP60195V-3.3V2.5VVCCID2VVTT1.5VVCCU13DFP(DigtitalFlatPanel)ConnectorClockGeneratorICS9250-103.3V,2.5VX114.318MHzU5CPUCLK66MHostCLK66MX5SDRAMCLK100MX8PCICLK33MX714.318M48M4MSDRAMDisplayCacheSuperI/OLPC47U3325V,3VMOUSEKBDLPTRS232DriverSN75185ComPortFDDU14U15J18J21FirmwareHubIntel82802U17J5AudioConnectorAudioESS19385VU192024/3/26三VIAMVP4架构CPUSocket 7North BridgeVT82C501South BridgeVT82C686PBSRAMTAGRAMHostAddressBusHostDateBus168pinsunbufferSDRAMmoduleCRTPCIslotsPCIDeviceUSBPORTHDDCDROMSystemBIOSPRINTERPORTFDDPS/2K/BMOUSERS232DRIVERCOMPORTPCI BusISA Bus2024/3/26四INTEL815架構PPGA370CPUGraphicsandMemoryControllerHubIntelFW82815I/OControllerHubIntelFW82801168PinDIMMX2SDRAM3.3VJ51U2CRTHDDCDROMUSBU3VID0-4PCIBusVRMHIP60165V-3.3V2.5VVCCID2VVTT1.5VVCCU14SuperI/OPC87360MOUSEKBDFDDU25FirmwareHubIntel82802U24AudioConnectorU1ClockGeneratorICS9250-273.3V,2.5VX114.318MHzU16CPUCLK66/100/133MHostCLK66MDIMMHCLK100MX8PCICLK33M14.318M48MAGP Slot(AIMM)DIMM1DIMM2J67ACCodeo97LinkRS232DriverSN75185U7J14COM1PortLPTJ17RS232DriverSN75185U11J60COM1PortAudioCS4299LAN3C920V1U5J1LANconnectorPCI SlotsJ5 J6 J7J64ATX-RISERSLOTJ63ISAextensioncardConnector2024/3/26第三節總線介紹總線介紹總線介紹總線介紹一:FSB（HOST）BUS FSBFront Side Bus前端总线也就是以前所说的CPU总线，由于在目前的各种主板上前端总线频率与内存总线频率相同所以也是 CPU与内存以及L2 Cache（仅指Socket 7主板）之间交换数据的工作时钟由于数据传输最大带宽取决所同时传输的数据位宽度和传输频率即数据带宽=（总线频率(数据宽度）/8 由此可见前端总线速率将影响电脑运行时CPU与内存、（L2 Cache）之间的数据交换速度，实际也就影响了电脑的整体运行速度 二ISA BUSISAIndustrialStandardArchitectureBus,總線-工業標2024/3/26准体系結构總線.三PCI BUS.PCIPeripheralComponentInterconnection總線-外設部件互連總線該標准是由Intel,IBM,DEC公司所制的PCIBus與CUP中間經過一個橋接器電路不直接与CPU相連的總線,故其穩定性与匹配性較差,提升了CPU的工作效率,其擴展槽可達到三個以上為32Bit/64Bit的總線是目前主板及外圍設備使用的的標准接口.四AGP BUSAGPAcceleratedGraphicsPort總線-加速圖形控制端口其主要的結构是在使用AGP芯片的顯示卡与主存之間建立專2024/3/26用通道,讓影像和圖形數據直接傳送到顯示卡而不需要經過PCI總線AGP總線為32bit數据和66Mhz的總線速度比PCI總線快為PCI總線的四倍,是在PentiumIIICPU和真正32Bit的Windows操作系統環境之下一展身手,發揮其功能的主要結构四USB BUSUSBUniversalSerialBus通用串行總線.USB總線是由Intel.Microsoft.等七大領導世界電腦硬件和軟件的大公司所主導,解決各种外圍設備接頭不統一的問題,可接127個外圍設備的標准接口.2024/3/26第一節CPU的基本概念及組成一CPU的概念的概念CPU（CentralProcessingUnit中央處理器）世界上第一台PC机中的CPUi8086是美國IBM公司1981年推出的其執行指令為X86指令集同時為提高浮點運算能力增加X87指令集以后的X86及X87統稱為X86指令集該指令集一直沿用到現在的PIIICPU第六章CPUCPU工作原理工作原理工作原理工作原理二CPU的組成的組成 CPU主要包含運算器及控制器其內部結构可分為控制單元邏輯單元和存儲單元運算器主要完成各种算數（加2024/3/26減乘除）和邏輯運算（邏輯加邏輯減和非運算）控制器不具有運算功能它只是讀取各种指令並對指令分析作出相應的控制第二節CPUCPU主要參數主要參數主要參數主要參數一位位字節和字長字節和字長通常我們提到的16位32位机是指CPU可以同時處理16位32位的二進制數据CPU按照其處理信息的字長可分為8位微處理器16位微處理器32位微處理器及64位微處理器位位在數字電路中和電腦技術中采用二進制代碼只有“0“和“1“0“和“1“在CPU中都是一“位“字節和字長字節和字長CPU在單位時間內（同一時間）能處理的2024/3/26二進制數的位數叫字長一個字節等于八位（1byte=8bit）如32位的CPU能在單位時間內同時處理字長為32位的二進制通常8位稱一個字節32位的CPU一次只能同時處理4個字節二CPU的外頻的外頻CPU的外頻是指CPU的總線頻率是由主板提供的基准時鐘頻率CPU的主頻是按CPU的外頻乘以倍頻系數的CPU的外頻從過去的66MHZ發展到現在的100MHZ133MHZ甚至200MHZ隨著外頻的不斷提高CPU與內存數据之交換速度也隨之不斷提高三前端總線前端總線（FSBFrontSiteBus）前端總線的頻率就是CPU的總線頻率內存的總線頻率与2024/3/26前端總線頻率相同也就是CPU与L2CACHE及內存之間交換數据的工作時鐘數据傳輸最大帶寬取決于所同時傳輸的數据位寬度和傳輸頻率即數据帶寬（總線頻率數据寬度）8如前端總線的頻率為100MHZCPU的數据寬度為64位則其數据帶寬（10064）8800MHZ目前AMD公司已經推出前端總線頻率為200MHZ的K7CPU但CPU內核与內存之間的數据交換時鐘仍然是100MHZ四CPU的主頻的主頻CPU主頻就是CPU的工作頻率是CPU內核（整數和浮點運算器）電路的實際運行的頻率在486DX2CPU之前CPU的主頻与外頻相等在486DX2CPU開始所有的CPU主頻等2024/3/26于外頻乘上倍頻系數五L1和和L2CACHE的容量和速度的容量和速度L1和L2CACHE的容量和工作速率起著決定性的作用L2CACHE是從486時代開始的目的是彌補L1CACHE（一級高速緩存）容量的不足最大程度減少主內存對CPU運行造成的延緩PII的L1的容量為64KL2的容量為256K或512KK6III的L1CACHE為64KL2的容量為256K在板的L3CACHE高達2M設在CPU芯片內部L2CACHE運行速度与主頻相同而采用PII方式安裝在CPU外部的L2CACHE運行頻率一般為主頻的二分之一其效率要比芯片內的L2CACHE要低2024/3/26第二節CPUCPU的工作方式的工作方式的工作方式的工作方式一CPU執行指令步驟執行指令步驟1）從RAM或CACHE中讀出指令（FETCH）2）將讀出的指令解成微指令（DECODE）3）將執行指令所需的控制質料讀出（FECCHOPERANDS）4）執行解碼后的微指令（EXECUTE）5）執行后的結果存回RAM中（WRITEBACK）見下圖2024/3/26CacheSDRAMDATAMICRODATAFETCHDECODEFETCHCONTROLDATAExecuteWriteBackCPU的執行指令過程的執行指令過程2024/3/26 二二CPU執行指令方式可分為以下兩种執行指令方式可分為以下兩种1）非管線處理方式（NOPIPELINE）必須等前一個指令的上述5個步驟完成后才進入下一個指令2）管線處理方式（PIPELINE）可以在前一個指令進入第二個步驟同時下一個指令便可進入第一個步驟參見下圖2024/3/26第一個指令第二個指令ABCDE時續ABCDE非管線處理方式非管線處理方式時續第一個指令第二個指令ABCDEABCDE管線處理方式管線處理方式2024/3/26第三節CPUCPU的指令集的指令集的指令集的指令集一MMX指令集指令集多媒体指令集其使用了SIMD（SingleInstruction,MultipleData）技術MMX增強多媒体信息處理提高CPU處理3D圖形視頻和音頻能力优化整數運算但沒有加強浮點運算（共57條指令）二SSE指令集指令集SSE因特网數据流單指令序列擴展（InternetStreamingSIMDExtensions的縮寫該指令增加了浮點預算能力提高了內存的使用效率优化了3D几何運算及動畫處理視頻）2024/3/26編輯壓縮解壓（圖像DVD等）語音識別等功能（70條指令）三3DNOW指令集指令集AMD公司開發的多媒体擴展指令集針對MMX指令集沒有加強浮點處理能力的弱點重點提高了AMD公司K6系列CPU對3D圖像的處理能力該指令主要是應用于3D游戲對其它商業圖形應用處理支持不足（27條指令）2024/3/26第四節CPUCPU的生產工藝的生產工藝的生產工藝的生產工藝一CPU的技術參數CPU中有“技術參數“如“035uM“或“025uM“技術參數的數据越小表明CPU的生產技術越先進目前CPU主要采用CMOS（互補金屬氧化物半導体）技術第一代的CPU是采用065uM工藝后來逐向0.35,0.25現在INTELAMDCYRIX的等公司已經有0.18uM工藝產生主要是采用銅技術預計到2001年會有0.13uM的工藝產生采用銅制造工藝有以下优點電阻小發熱量小整個CPU的体積小集成度高有效提高了CPU的速度2024/3/26二CPU的封裝形式1Slot1是Intel P等CPU同主板的接口方式，采 用的是SEC(单边接触插槽)接口。2Slot2是近期才出來的主要用于P服務器的一 种CPU同主板的接口。3Socket7是目前Pentium、Pentuim MMX、AMD K6、Cyrix 6x86以及IDT的WinChip等处理器广泛使用的 接口方式。4Super7是AMD公司提出的一种新的CPU接口，支持 100MHz的總線总线频率和AGP技术,并与Socket7完全 2024/3/26 兼容。主要用于配合AMD的K6-2及最新推出的K6-3 CPU。5Socket370 是INTEL專為賽楊配備的具有370条針状引線 (与Socket7 插座不兼容)的CPU插槽。6SlotA 是AMD一种同Intel P在尺寸和結构上兼容的接 口方式，与AMD推出的K7处理器配合。第七章CACHECACHECACHECACHE的工作原理的工作原理的工作原理的工作原理本章所討論的CACHE是指ONBOARDCACHE也就是L2CACHE一Cache的性能一般情況L2Cache采用P.B.SRAM（管線式爆炸型2024/3/26SRAM）它具有高效能記憶體，內建一個二位元之位址產生器，及控制暫存器。當以爆發模式讀取第一筆資料時，位址產生器(AddressGenerator)將自動產生下一筆資料的位址,所以系統可連續讀取數筆資料，提高讀取速度，增加系統之效能二Cache的工作方式A.快取記憶體控制器從DRAM處將常用資料複製B.複製之資料存入CacheC.CPU欲取資料時,先自Cache內尋找D.若在Cache內找不到資料即往DRAM處尋找2024/3/26E.處理過後之資料先存放至DRAM處F.再檢查資料位址是否存在Cache中,若有把資料亦存入Cache以保持Cache和DRAM之一致性,若無則只存入DRAM中.三TAGTAG為一個靜態CHCHE其主要功能為識別CHCHE的內容把其檢測到的內容及時地告知CPU從而保証CPU及時從CHCHE取到准确的數据2024/3/26第八章北橋的介紹北橋的介紹北橋的介紹北橋的介紹北橋是一顆IC由于該IC跨接HOSTBUS及PCIBUS由此得名橋再加上其靠近CPU所以稱北橋該命名是針對傳統型MB架構而言的而810及815芯片組的架構摒棄了南北橋的架構而是采用GMCH(AGP内存控制中心)+ICH(I/O控制中心)的Hub Architecture結构但是HUB結构IC的基本功能尚未變化与南北橋結构的基本相似第一節傳統型北橋功能介紹傳統型北橋功能介紹傳統型北橋功能介紹傳統型北橋功能介紹傳統型北橋功能以CAMAROMB為例CAMAROMB的北橋為VIA芯片組其主要功能如下2024/3/26VIAVT8501ApolloMVP4特性1）支持所有的SOCKET7總線界面2）支持高級的L2CACHE3）集成圖形加速控制器（AGPAcceleratedGraphicsPort)4）支持PCI總線控制器5）集成高性能的DRAM控制器6）支持老式的電源管理特性7）一般的圖像處理能力8）高性能的CAD3D加速器2024/3/269）支持DVD10）集成視頻處理芯片11）DigitalFlatPanel(DFP)Interface12）Build-inNAND-treescantestcapability第二節HUBHUB結构的結构的結构的結构的GMCHGMCHGMCHGMCH的功能介紹的功能介紹的功能介紹的功能介紹HUB結构GMCH（Graphic Memory Controller Hub)的功能以BMW MB為例該芯片屬于INTEL 810芯片組GMCH的功能如下1）支持單處理器結构2024/3/262）64-bitGTL+basedSystemBusInterfaceat66MHz/100MHz.3）支持32位地址總線結构4）64-bitSystemMemoryInterfacewithoptimizedsupportforSDRAMat100MHz.5）集成2D&3D圖像引擎6）IntegratedH/WMotionCompensationEngine7）Integrated230MHzDAC（數字類比控制器）8）IntegratedDigitalVideoOutPort9）4MBDisplayCache(82810-DC100only)2024/3/26 AGP(Accelerated Graphics Port)是Intel公司配合Pentium II处理器開發的总线總線標准，它是建立PCI總線基礎上、專門針對3D圖形处理而開發的高效能總線AGP最大的改變在于达到了133MHz以上的数据傳輸速率,这样数据吞吐速度可以达到533MB/秒以上。由于达到了这么高的傳輸速率,便可以将圖形内存中的数据調入系統内存,从而大大地减輕圖形内存的压力,这也是設計AGP的最原始动机。相比之下PCI總線速度只有33MHz,最大吞吐率只有133M B/秒。第三節AGPAGP簡介簡介簡介簡介2024/3/26 第四節DRAM DRAM DRAM DRAM 的工作原理的工作原理的工作原理的工作原理動態隨機存儲器（DRAM）是以MOS管柵极電容是否充有電荷來存信息其基本單元電路一般由四管和三管組成（功耗低）動態基本存儲電路如下圖示2024/3/26如上圖所示三管動態基本存儲電路它由T1T2T3三個管子和兩條字選擇讀寫選擇線）兩條數据線（讀寫數据線）組成T1是數据控制管T2是存儲管用它的柵极電容Cg存儲信號T3是讀數据控制管T4管是一列基本存動態隨機存儲器（DRAM）是以MOS管柵极電容儲電路上共同的預充電管以控制對輸出電容Cd的預充電一寫入操作過程寫入操作過程當寫入操作時寫選擇線上為高電平T1導通待寫入的信息由寫數据線通過T1加到T2管的柵极上對柵极電容Cg2024/3/26充電若寫入1則Cg上充有電荷若寫入0則Cg上無電荷寫操作結束后T1截止信息被保存在電容Cg上二讀操作過程讀操作過程讀出操作時先在T4管柵极上預充電脈沖使T4管導通讀數据線因有寄生電容Cd而預充電到1（Vdd）然后使讀寫選擇線為高電平T3導通若T2管柵极電容Cg上已有“1“信息則T2管導通這時讀數据線上的預充電荷將通過T3T2而泄放于是讀數据線上為0若T2管柵极電容所存為“0“信息則T2管不導通于是讀數据線上為1三等待狀態（等待狀態（Wait State）2024/3/26在DRAMRefresh時,DRAM是停止工作其與週邊及CPU之溝通暫停如下圖加以CPU存取時間不斷縮短使的CPU必須增加等待時間,無法工作此種狀況稱為(WaitState)如圖解決之道有貳Read/WriteRead/WriteRefreshRefreshWorkWaitWorkWaitDRAMCPU四交替操作模式交替操作模式(Interleave mode):以2或4排記憶體模組供CPU操作,使CPU避開 Refresh 之時間操作方式如下圖:2024/3/26Read/WriteRead/WriteRefreshRefreshWorkWorkWorkWorkBankCPU五快速頁操作模式快速頁操作模式(Fast Page Mode;FPM)DRAM的存取,是分別利用列(ROM)及行(COLUMN).FPM模式即將列位置定,只改變行位址,以便連續位址之存取一般以1K2K作為單位,如1MBDRAM為例它有10條列位址線及10條行位址線(220=1MB),若列位置固定,行位址線可定出(210=1024=1K)位址,此時稱行位址線定出之位址為1個PAGE.故1MBDRAM可分為1K個PAGE(每一Read/WriteRead/WriteRefreshRefreshBank2024/3/26個PAGE大小為1K).故若CPU存取之資料在同一PAGE,只需送一個列訊號第九章PCIPCI總線的介紹總線的介紹總線的介紹總線的介紹PCI(PeripheralComponentInterconnection)外設部件互連總線是由Intel在1993年所發表.是一高速匯流排.支援32bits,33MHz.最後版本可支援至64bits,66MHz.但在PC只支援到32bits,33MHz第一節PCI BUS MasterPCI BUS Master所謂BusMaster是具有存取記憶體或週邊裝置能力之2024/3/26裝置,也就是BusMaster的裝置須有能力控制位址及控制訊號,PCIbusMaster如果要以MasterMode存取資料,首先要經由REQ#控制訊號,向匯流排仲裁器發出要求,匯流排仲裁器會以GNT#控制訊號回應PCIbusMaster要求,PCIbusMaster收到GNT#後,才取得Bus的使用權。REQ#及GNT#控制訊號為一點對點訊號,主機板所能支援的PCIBusMaster擴充槽大都由chipset所提供之數量決定.BusMaster可減少CPU的負荷,並增加系統的效能,因為當一裝置在執行BusMaster的動作時,CPU仍可執行其他的指令動作.2024/3/26第二節第二節PCIPCIPCI總線的數据傳輸總線的數据傳輸總線的數据傳輸總線的數据傳輸總線的數据傳輸總線的數据傳輸一PCI BUS 控制的時序圖控制的時序圖2024/3/26二二位址階段位址階段 每一個PCI交換都是以一個地址階段開始的其持續時間為一個PCI時鐘周期在地址階段中initiator确認target裝置（透過地址）以及交換狀態下target裝置是以驅動一個在其指定給它的范圍內的PCI地址數据匯流排起始位置來識別同一時間Initiator以驅動一個在4位元寬的PCI指令位元組致能匯流排上（Command/ByteEnableBus）的指令狀態來識別交易狀態Initiator同時驅動FRAME到低電平表示在匯流排上有一個有效的起始地址与交易形態存在因為Initiator只在一個PCI時鐘周期內顯示起始地址与指令所以每一個PCItarget裝置負責在時鐘的下一個上升邊緣閂鎖地址及指令以便在后來將之解碼閂鎖在地址匯流排的2024/3/26地址与在指令位元組致能匯流排上的指令解碼Target裝置可以确認它是否被定址以及交易的狀態Initiator只能提供起始地址給Target(在地址階段中)完成地址階段后的交換期間地址數据匯流排變成數据匯流排并且用來在每一個數据階段里傳輸數据Target負責閂鎖起始地址并且在后續的每一個質料群組的位置三宣告交換數据宣告交換數据當PCITarget确定自己是交換的Target時他必須將DEVSEL（DeviceSelect,裝置選擇）驅動到低態來宣告交易假設在預先決定的一段時間內Initiator未取樣到DEVSEL被驅動到低電平它將中止交易2024/3/26四數据階段數据階段 交換的數据階段是指某一段時間在該段時間里Initiator与Target之間有一個數据物件被傳輸在某一個數据階段里被傳輸的數据位元組數是由Initiator在該資料階段里所設定的指令位元組致能訊號數目來決定每一個數据階段持續的時間至少在一個PCI時鐘周期Initiator与Target都必須表示它們准備完成該數据階段或者用一個PCI時鐘周期的等待狀態來延長數据階段為此PCI匯流排定義了Initiator(IRDY#)与Target(TRDY#)所使用的准備（ready）信號線四交換期間交換期間Initiator不會傳送傳輸次數給Target相反在每一個數据2024/3/26階段里它都會表示是否是最后一個數据項在地址階段的開始FRAME會被驅動到低電平并且持續驅動直到Initiator(IRDY#)完成最后一個資料階段為止當Target在資料階段中取樣到IRDY被驅動到低電平并且FRAME被反驅動到高電平時它就知道這是最后一個數据階段但數据階段必須直到Target把TRDY訊號驅動到低電平才宣告完成五交換完成且匯流排回到閑置狀態交換完成且匯流排回到閑置狀態Ini