学府考研尹其畅第7~9完成版.docx

长安大学考研
《 813电子技术基础》

命题规分析及复习要点精讲

主讲人：尹其畅老师

第三章 触发器
1、本章考情分析
本章从基本RS触发器出发，分析了同步触发器，主从触发器，边沿触发器的电路结构和工作原理；并讨论了RS触发器，JK触发器，D触发器，T触发器的逻辑功能及其描述的方法；简单介绍了触发器的脉冲工作特性，在历年考研中，没有单独的出题，但是命题老师把触发器和基本逻辑门结合起来，考一道关于时序电路的大题，所以这一章是重点，如果触发器不熟悉，那么就不会做题。

2、本章框架结构
本章首先介绍了触发器的电路结构与逻辑功能，然后介绍了触发器的工作特点，最后进行总结。
3、本章考点预测
如果这一章出小题，只会考小题，例如触发器应具备两个基本特点，和触发器的电路结构分类。

4、本章要点精讲
要点一：触发器的概述（特重点，小题）

数字电路：分组合逻辑电路和时序逻辑电路两大类。

组合逻辑电路的基本单元是门电路。

时序逻辑电路的基本单元是触发器。
定义：能够存储1位二值信号的单元电路统称为触发器。
※特点：
1、有两个能自行保持的稳定状态0和1，可以长期稳定在某个状态—保持、记忆。
2、在一 定的外界触发信号的作用下，能从一种状态翻转到另一种状态—存储新数据。

电路结构：具有两个互补的输出端Q端和 Q 端。当Q=1时，称触发器的状态为1状态，也称触发器置位；当Q=0时，称触发器的状态为0状态，也称触发器复位。
触发器的功能：形象地说， 它具有“一触即发”的功能。在输入信号的作用下，它能够从一种状态 ( 0 或 1 )转变成另一种状态 ( 1 或 0 )。

触发器的特点：有记忆功能的逻辑部件。输出状态不只与现时的输入有关，还与原来的输出状态有关。
触发器的分类：
1 按功能分
RS触发器
D型触发器
JK触发器
T型触发器
2按触发方式划分
电平触发方式
主从触发方式
边沿触发方式
3根据存储数据原理分，
静态触发器
动态触发器。
触发器的现态和次态
现态Qn——触发器接收输入信号之前的状态
次态Qn+1——触发器接收输入信号之后的状态
（现态Qn和次态Qn+1的逻辑关系是研究触发器工作原理的基本问题）

要点二：基本RS触发器
基本RS触发器是结构最简单的触发器，下图所示为由与非门构成的基本RS触发器。

输入端有小圆圈，表示控制信号低电平有效。
1.工作过程简介

（1）

无论原来Q和Q非状态如何让，RD使得G2输出Q非为1，则Q=0
触发器置0。将输入端称为置0端，也叫复位端（Reset）。

（2）

无论原来Q和Q非状态如何让，SD使得G1输出Q=1，则Q非=0
触发器置1。将输入端称置1端，也叫置位端（Set）。

（3）

RD和SD两个输入信号对输出Q和Q非不起作用，电路状态保持不变，电路状态被触发器存储起来，这体现了触发器具有记忆功能。

（4）

如果 SD =0,RD=0时出现了Q=非Q=1的状态，当SD和RD同时撤去（变为1时），触发器的状态将不能确定是0还是1，因此这种情况也应当避免。

所以在触发器的使用中必须遵循R+S=1的约束条件。
2.触发器逻辑功能描述
触发器接收输入信号之前的状态称为触发器的现态，用Qn表示；
触发器接收输入信号之后的状态称为触发器的次态，用Qn+1表示。
现态和次态是两个相邻离散时间里触发器输出端的状态，描述触发器的逻辑功能就是要找出触发器次态与现态及输入信号之间的关系。
触发器逻辑功能使用以下5种方法：特性表、特性方程（Characteristic Equation）、状态转换图(State Diagram)、驱动表、波形图，也称时序图(Wave Form)来描述
该触发器输入信号高电平有效，当两个输入信号同时呈现高电平时，触发器状态不定。
基本RS触发器的特点是电路简单，一个触发器可以存储一位二进制代码，是构成各种复杂触发器的基础；但由于采用电平直接控制方式，输入信号在全部时间内都可以直接控制输出端的状态，导致电路抗干扰能力下降。同时输入信号之间存在约束关系，限制了触发器的应用。

要点三：同步触发器
具有时钟脉冲控制的触发器称为同步触发器，又称时钟触发器（或钟控触发器）。在数字系统中，如果要求某些触发器在同一时刻动作，就必须给这些触发器引入时间控制信号。
时间控制信号也称同步信号，或时钟信号，或时钟脉冲，简称时钟，用CP (Clock Pulse) 表示。CP－控制时序电路工作节奏的固定频率的脉冲信号，一般是矩形波。
具有时钟脉冲CP控制的触发器称为同步触发器，或时钟触发器，触发器状态的改变与时钟脉冲同步。

一 同步RS触发器
同步RS触发器是在基本RS触发器的基础上增加两个由时钟脉冲信号CP控制的与非门G3、G4构成的。下图为带直接复位端和直接置位端的同步RS触发器电路，图中CP端为时钟脉冲信号输入端，简称钟控端。

S和Ｒ说明了是高电平有效，

1 工作过程简介
CP=0时，G3、G4门被封锁，输出均为1。此时，不论输入信号R、S如何变化，触发器的状态保持不变。
CP=1时，G3、G4门解除封锁，触发器的次态Qn+1取决于输入信号R、S及电路的现态Q n。
输入端
为直接复位端和直接置位端。
端和 端又称异步置0端和异步置1端，它不受CP脉冲信号的控制。可以通过 端和 端的值确定触发器的初始状态。

2.触发器逻辑功能描述
（1）特性表。

时钟信号
输入变量
触发器状态
说明
CP
R
S
Qn
Qn+1
1
0
0
0
0
触发器保持原状态不变
1
0
0
1
1
1
0
1
0
1
触发器置1
1
0
1
1
1
1
1
0
0
0
触发器置0
1
1
0
1
0
1
1
1
0
×
触发器状态不定
1
1
1
1
×
0
×
×
0
0
CP = 0时，
触发器状态不变
0
×
×
1
1
（2）特性方程。

同步RS触发器的特性方程为（CP=1时）

（3）状态转换图与驱动表。

状态转换图
同步RS触发器驱动表

状态转换
对输入信号的要求
Qn
Qn+1
R
S
0
0
×
0
0
1
0
1
1
0
1
0
1
1
0
×
3．同步RS触发器的特点
（1）CP=0时，触发器不接受输入信号，保持原状态不变。CP=1时，触发器接收输入信号R、S，并随R、S的变化而变化。
（2）存在不定状态，即输入信号之间有约束。
（3）存在空翻现象。
CP=1期间，输入信号的多次变化，将导致触发器的状态也随之多次发生变化，这种现象称为空翻。它与触发器在一个CP脉冲信号作用下，状态最多只能变化一次的原则相悖，应采取措施避免。由于同步RS触发器存在空翻现象，所以它只能用于数据锁存，而不能用于计数器、寄存器和存储器中。

【例如】同步RS触发器输入信号S、R的波形如下所示，设触发器初态为0，试画出Q和 的波形

解根据输入信号S、R和CP时钟脉冲信号波形的变化情况，将输入信号分为t1～t6变化区间。

Q和Q非的波形如下

二 同步D触发器

1.工作过程简介
当CP=1时，触发器接收数据，

CP=0期间，即使输入D发生变化，电路状态也不再随之发生变化

2.触发器逻辑功能描述
（1）特性表。
CP
D
Qn+1
0
×
Qn
1
0
0
1
1
1
（2）特性方程。

（CP高电平1）

要点四：主从触发器
一 主从RS触发器
主从RS触发器由两个同步RS触发器组成的主触发器和从触发器首尾相连构成，但是控制主、从触发器工作的CP脉冲信号相位相反。

主从RS触发器的特性表
CP
S
R
Qn
Qn+1
说明
↓
0
0
0
0
在CP时钟脉冲信号的下降沿到来时，输入信号通过主触发器作用于从触发器，使触发器状态改变。
↓
0
0
1
1
↓
0
1
0
0
↓
0
1
1
0
↓
1
0
0
1
↓
1
0
1
1
↓
1
1
0
×
↓
1
1
1
×
二：主从JK触发器

1. 工作过程简介
（1）J=0，K=0。由于门G7、G8输出均为1，所以触发器电路保持原有状态不变。
（2）J=0，K=1。在CP=1期间，主触发器置0，CP脉冲信号发生负跳变后，从触发器接收主触发器状态，也被置0。
（3）J=1，K=0。在CP=1期间，主触发器置1，CP脉冲信号发生负跳变后，从触发器接收主触发器状态，也被置1。
（4）J=1，K=1。

2. 触发器逻辑功能描述
CP
J
K
Qn
Qn+1
说明
↓
0
0
0
0
保持
↓
0
0
1
1
↓
0
1
0
0
置0
↓
0
1
1
0
↓
1
0
0
1
置1
↓
1
0
1
1
↓
1
1
0
1
取反
↓
1
1
1
0

主从JK触发器的特性方程。

主从JK触发器的状态转换图 。

对主从JK触发器，只有在CP=1期间，输入信号J、K的状态一直不变，才能够保证特性表状态的成立。
对于主从结构的触发器，为保证电路的正常工作，应使输入信号在CP=1期间保持不变。
使用主从结构触发器时必须注意：只有在CP = 1的全部时间里输入始终保持不变的条件下，用 CP 下降沿到来时的输入状态决定触发器的下态才肯定是对的。否则，必须考虑 CP=1 期间输入端状态的全部变化过程，才能确定 CP 降沿到来时触发器的下态。
要点五：边沿触发器
边沿触发器在CP脉冲信号的上升沿或下降沿到来时刻接收输入信号，电路的状态才可能发生变化，而在其他时刻输入信号状态的变化对触发器状态没有影响。
边沿触发器是利用时钟脉冲的有效边沿（上升沿或下降沿）将输入的变化反映在输出端，而在CP=0及CP=1不接收信号，输出不会误动作。
边沿触发器——CP脉冲上升沿或下降沿进行触发。
正边沿触发器——CP脉冲上升沿触发。
负边沿触发器——CP脉冲下降沿触发。
边沿触发方式，可提高触发器工作的可靠性，增强抗干扰能力。
维持阻塞型边沿触发器

一 D边沿触发器

上升沿触发方式 下降沿触发方式
1. 工作过程简介
CP=0时，电路状态保持原态。

当CP由0跳变为1时，触发器接收数据，

CP=1期间，即使输入D发生变化，电路状态也不再随之发生变化
2. 触发器逻辑功能描述
（1）特性表。
CP
D
Qn+1
0
×
Qn
↑
0
0
↑
1
1
1
×
Qn
（2）特性方程。
（CP↑有效）

（3）状态转换图。

【例如】 已知维持阻塞D触发器输入变量D的波形如下所示，设触发器初态为0，请画出输出的波形。
解根据维持阻塞D触发器的工作原理，只有对应CP时钟脉冲信号上升沿（严格说是CP时钟脉冲信号上升沿前的瞬间）的输入信号，才对触发器状态有影响。

三、边沿D触发器的主要特点
1、CP边沿（上升沿或下降沿）触发
在CP脉冲上升沿（或下降沿）时刻，触发器按照特性方程Qn+1=D的规定转换状态，实际上是加在D端的信号被锁存起来，送到输出端。
2、抗干扰能力强
因为只在触发沿甚短的时间内触发，其他时间输入信号对触发器不起作用，保证信号的可靠接收。
3、只具有置1、置0功能
在某些情况下，使用起来不够方便。
二．JK边沿触发器
下降沿触发方式

上升沿触发方式

【例如】已知负边沿JK触发器输入变量J、K的波形如图所示，设触发器初态为0，请画出输出的波形。
解 根据边沿JK触发器状态变化只发生在CP时钟脉冲信号边沿的特点，画出触发器输出的波形如下。

要点六：触发器之间的转换
JK触发器构成T触发器和T’触发器
1．JK触发器构成T触发器
在CP时钟脉冲信号作用下，具有保持和翻转功能的触发器，称为T触发器。将JK触发器的两个输入端J、K相连，作为输入端就构成了T触发器。
T触发器的特性方程为：
T触发器常用作进行记数。

小结
1. 在应用触发器时，要特别注意触发形式，否则很容易造成整个数字系统工作不正常。
2. 边沿触发抗干扰能力强，且不存在空翻，应用较广泛。
3. 虽然花费了不少时间用于分析触发器内部电路的工作原理，但重点要求大家在理解的基础上能够牢固地记忆和正确地使用边沿触发方式下的 D 触发器和 JK 触发器的逻辑符号和功能。

（1）时钟控制R-S触发器
电平触发方式，当CP=1时，其状态随输入端R、S的变化而改变

（2）主从J-K触发器

（3）边沿触发器维持-阻塞D触发器
Qn+1=D
（４）边沿J-K触发器
触发方式不同，逻辑功能与主从J-K触发器的相同。

习题补充：
小题：
一、填空题
1、按照电路结构和工作特点的不同，将触发器分成(基本触发器)、(同步触发器)和(边沿触发器)。
2、由与非门构成的基本RS触发器的特征方程为：( )；约束条件为：(RS=0)。
3、同步RS触发器：
CP＝0时输出端Q和Q的状态(保持不变)；
CP＝1时RS变化将引起触发器输出端Q和Q的状态(变化) 。
4、边沿触发器具有共同的动作特点，即触发器的次态仅取决于CP信号的(上升沿)或(下降沿)到达时输入的逻辑状态，而在这时刻之前或之后，输入信号的变化对触发器输出的状态没有影响。
5、触发器逻辑功能的表示方法有(特性表)、(卡诺图)、 (特性方程)、(状态图)和(时序图)5种。
。

二、选择题
1、已知R、S是或非门构成的基本RS触发器
输入端，则约束条件为(⑴)。
⑴ RS＝0 ⑵R+S＝1 ⑶ RS＝1 ⑷ R+S＝0
2、没有约束条件的触发器是(⑵)。
⑴ 基本RS触发器 ⑵同步D触发器
（3）步RS触发器
3、边沿JK触发器的特性方程为
4、JK触发器欲在CP作用后保持原状态，则JK的值是(⑷)。
⑴JK＝11 ⑵JK＝10
⑵ JK＝01 ⑷JK＝00
5、P255图4.3.5所示边沿JK触发器是在CP的(⑵)触发的。
⑴上升沿 ⑵下降沿
⑶ 电平 ⑷低电平

大题：
1 若在图1电路中的CP、S、R输入端，加入如图4.27所示波形的信号，试画出其 和 端波形，设初态=0。

1图
解：图1电路为同步RS触发器，分析作图如下：

2 设图2中各触发器的初始状态皆为Q=0，画出在CP脉冲连续作用下个各触发器输出端的波形图。

2图
解：

3 电路如图3所示，设各触发器的初始状态均为0。已知CP和A的波形，试分别画出Q1、Q2的波形。

3图
解：由图可见

81