版图设计课件.ppt

集成集成电路路计算机算机辅助助设计 集成集成电路制造与版路制造与版图基基础微微电子学院子学院 高海霞高海霞Email:集成电路设计与制造的主要流程框架集成电路设计与制造的主要流程框架设计芯片芯片检测单晶、外晶、外延材料延材料掩膜版掩膜版芯片制造芯片制造过程程封装封装测试系系统需需求求设计创意意+仿真仿真验证功能要求功能要求行行为设计（VHDL）版版图数据数据输出出是是行行为仿真仿真综合、合、优化化网表网表时序仿真序仿真版版图设计后仿真后仿真否否是是否否否否是是集成电路的设计过程集成电路的设计过程集成集成电路路设计的的最最终输出是掩膜版出是掩膜版图，通，通过制版和工制版和工艺流片可以得到所流片可以得到所需的集成需的集成电路。路。集成电路设计制版制版流水加工流水加工划片划片封装封装封装后的芯片封装后的芯片裸片裸片diedie硅圆片硅圆片WaferWafer掩膜版掩膜版MASKMASK版图版图layoutlayout集成电路的制造过程集成电路的制造过程芯片加工：从版图到裸片芯片加工：从版图到裸片制制版版加加工工是一种多层平面是一种多层平面“印刷印刷”和叠加过程。和叠加过程。集成电路版图的作用集成电路版图的作用所设计的版图所设计的版图集成电路版图的作用集成电路版图的作用加工后得到的实际芯片版图加工后得到的实际芯片版图集成电路版图的作用集成电路版图的作用内容提要内容提要双极集成双极集成电路工路工艺的基本流程的基本流程双极双极IC中的基本元器件中的基本元器件CMOS集成集成电路工路工艺的基本流程的基本流程集成集成电路版路版图设计规则一、双极集成电路工艺的基本流程一、双极集成电路工艺的基本流程集成电路技术的核心集成电路技术的核心PN结：集成：集成电路和半路和半导体器件的各体器件的各类特性都是特性都是PN结相互作用的相互作用的结果；如果；如果通果通过某种方法使得半某种方法使得半导体中一部分区域体中一部分区域为p型，另一部分区域型，另一部分区域为n型，即型，即将将p型半型半导体与体与n型半型半导体制作在同一硅片上，体制作在同一硅片上，则在其交界面就形成在其交界面就形成PN结。由于半由于半导体器件和集成体器件和集成电路是由不同的路是由不同的n型和型和p型区域型区域组合构成的，因此，合构成的，因此，以以掺杂为手段，通手段，通过补偿作用形成不同作用形成不同类型半型半导体区域是制造半体区域是制造半导体器件体器件的基的基础。选择性性掺杂是集成是集成电路制造技路制造技术的核心。的核心。实现选择性掺杂的三道基本工序实现选择性掺杂的三道基本工序(1)(1)氧化：在温度氧化：在温度为80080012001200度的氧气中使半度的氧气中使半导体表面形成体表面形成SiO2薄薄层。作。作为阻阻挡层，在硅片表面没有，在硅片表面没有SiO2层的区域才允的区域才允许掺杂原子原子进入硅片，从而改入硅片，从而改变硅的性硅的性质，而硅上覆盖有而硅上覆盖有SiO2层的区域就起阻的区域就起阻挡层作用，阻作用，阻挡杂质原子原子进入硅片。入硅片。SiO2薄膜在集成薄膜在集成电路中的作用：作路中的作用：作为对杂质选择扩散的掩膜；作散的掩膜；作为MOS器件的器件的绝缘栅材料；作材料；作为器件表面的保器件表面的保护（钝化）膜；作化）膜；作为绝缘介介质和隔离介和隔离介质，如器件之，如器件之间的隔离，的隔离，层间隔离；作隔离；作为集成集成电路中路中电容器容器元件的介元件的介质。一、双极集成电路工艺的基本流程一、双极集成电路工艺的基本流程实现选择性掺杂的三道基本工序实现选择性掺杂的三道基本工序(2)(2)光刻光刻：有有选择地去除地去除SiO2层。借助于掩膜版，并利用光敏抗。借助于掩膜版，并利用光敏抗蚀涂涂层发生光化学反生光化学反应，结合刻合刻蚀方法在各种薄膜上制方法在各种薄膜上制备出合乎要求的出合乎要求的图形，形，实现掩膜版掩膜版图形到硅片表面各种薄膜上形到硅片表面各种薄膜上图形的形的转移。光刻工移。光刻工艺需使用掩膜版生需使用掩膜版生成合适的成合适的图形。形。一、双极集成电路工艺的基本流程一、双极集成电路工艺的基本流程实现选择性掺杂的三道基本工序实现选择性掺杂的三道基本工序(3)(3)掺杂：在半：在半导体基片的一定区域体基片的一定区域掺入一定入一定浓度的度的杂质元素，形成不同元素，形成不同类型的半型的半导体体层，来制作各种器件。，来制作各种器件。掺杂工工艺主要有两种：主要有两种：扩散和离子注入。散和离子注入。扩散：在散：在热运运动的作用下，物的作用下，物质的微粒都有一种从高的微粒都有一种从高浓度的地方向低度的地方向低浓度度的地方运的地方运动的的趋势。在。在IC生生产中，中，扩散的同散的同时进行氧化。行氧化。一、双极集成电路工艺的基本流程一、双极集成电路工艺的基本流程l按照制造器件的按照制造器件的结构不同可以分构不同可以分为：双极型双极型：由：由电子和空穴子和空穴这两种极性的两种极性的载流子流子作作为在有源区中运在有源区中运载电流的工具。流的工具。MOS型：型：PMOS工工艺、NMOS工工艺、CMOS工工艺BiCMOS集成集成电路：双极与路：双极与MOS混合集成混合集成电路路l按照按照MOS的的栅电极的不同可以分极的不同可以分为：铝栅工工艺、硅、硅栅工工艺（CMOS制造中的主流制造中的主流工工艺）l按照按照CMOS工工艺的不同可以分的不同可以分为：P阱工阱工艺、N阱工阱工艺、双阱工、双阱工艺工艺类型简介工艺类型简介一、双极集成电路工艺的基本流程一、双极集成电路工艺的基本流程制备制备NPN晶体管的工艺流程晶体管的工艺流程(1)基区氧化：原始材料基区氧化：原始材料为N型硅片，将作型硅片，将作为最最终NPN晶体管的集晶体管的集电区。区。一、双极集成电路工艺的基本流程一、双极集成电路工艺的基本流程制备制备NPN晶体管的工艺流程晶体管的工艺流程(2)基区光刻基区光刻(3)基区基区掺杂：采用：采用扩散技散技术，掺入入P型型杂质，通，通过补偿，使，使衬底的一部分区域底的一部分区域变为P型区，成型区，成为晶体管的基区。同晶体管的基区。同时表面又生成一表面又生成一层SiO2一、双极集成电路工艺的基本流程一、双极集成电路工艺的基本流程制备制备NPN晶体管的工艺流程晶体管的工艺流程(4)发射区光刻：在基区范射区光刻：在基区范围内的内的SiO2层上光刻出一个小窗口，确定上光刻出一个小窗口，确定发射区的范射区的范围。(5)发射区射区掺杂：采用：采用扩散散掺杂技技术，掺入入N型型杂质，通，通过补偿，使一部分，使一部分P型基区型基区转变为N型，成型，成为晶体管的晶体管的发射射区。同区。同时表面上又生成一表面上又生成一层SiO2一、双极集成电路工艺的基本流程一、双极集成电路工艺的基本流程制备制备NPN晶体管的工艺流程晶体管的工艺流程(6)引引线孔光刻：在基区和孔光刻：在基区和发射区范射区范围内分内分别刻出窗口，用于制刻出窗口，用于制备电极。极。(7)淀淀积金属：将用于形成金属：将用于形成电极。极。一、双极集成电路工艺的基本流程一、双极集成电路工艺的基本流程制备制备NPN晶体管的工艺流程晶体管的工艺流程(8)“反刻反刻”：采用光刻技：采用光刻技术，将用作，将用作为E电极和极和B电极极的金属保留，刻的金属保留，刻蚀掉其掉其余部分。硅片背面通余部分。硅片背面通过金属化形成金属化形成C极。构成晶体管管芯极。构成晶体管管芯。一、双极集成电路工艺的基本流程一、双极集成电路工艺的基本流程制备制备NPN晶体管的工艺流程晶体管的工艺流程一、双极集成电路工艺的基本流程一、双极集成电路工艺的基本流程IC管芯中的特殊问题管芯中的特殊问题(1)隔离隔离问题：由于集成：由于集成电路中各种晶体管、二极管、路中各种晶体管、二极管、电阻和阻和电容等都是制作在同一容等都是制作在同一块硅片上的，采用常硅片上的，采用常规NPN工工艺，硅片，硅片衬底即底即为集集电区，同一硅片上制作的多区，同一硅片上制作的多个个NPN晶体管，集晶体管，集电区区连在一起，在一起，显然不会与然不会与电路中元器件路中元器件连接关系相一致。接关系相一致。因此先要使不同元件相互因此先要使不同元件相互绝缘而成而成为各自独立的元件，然后再用金属各自独立的元件，然后再用金属导电膜将膜将它它们按照按照电路要求相互路要求相互连接起来。接起来。解决方法：采用隔离技解决方法：采用隔离技术，将不同元器件相互隔开。，将不同元器件相互隔开。实际生生产中采用多种隔中采用多种隔离方法。最离方法。最简单的是的是PN结隔离技隔离技术（运用（运用PN结的的单向向导电性），将不同的元性），将不同的元器件之器件之间用背靠背的用背靠背的PN结隔开，并且将其中的隔开，并且将其中的P区接至区接至电路中的最低路中的最低电位。位。一、双极集成电路工艺的基本流程一、双极集成电路工艺的基本流程 衬底硅片底硅片(P型型)外延外延生生长N型硅型硅 隔离氧化隔离氧化 隔离光刻隔离光刻 隔离隔离扩散散IC管芯中的特殊问题管芯中的特殊问题PN结隔离工艺流程结隔离工艺流程一、双极集成电路工艺的基本流程一、双极集成电路工艺的基本流程IC管芯中的特殊问题管芯中的特殊问题(2)NPN晶体管集晶体管集电区埋区埋层的引入：的引入：因因为在集成在集成电路中各元件的端点都从上表面引出，并在上表面路中各元件的端点都从上表面引出，并在上表面实现互互连，所以集所以集电极极电流在集流在集电区是横向流区是横向流动的，而的，而为了保了保证集集电结可以承受足可以承受足够高的高的反向反向击穿穿电压，外延，外延层的的电阻率又不能阻率又不能选得很低，得很低，这就形成就形成较大的集大的集电极串极串联电阻。阻。为了减小集了减小集电极串极串联电阻，在晶体管的外延阻，在晶体管的外延层和和衬底之底之间需要增加需要增加N+埋埋层。一、双极集成电路工艺的基本流程一、双极集成电路工艺的基本流程IC管芯中的特殊问题管芯中的特殊问题(3)元器件之元器件之间的互的互连：在：在NPN晶体管工晶体管工艺中通中通过淀淀积金属和反刻工金属和反刻工艺形成晶形成晶体管体管电极引出区极引出区时，可以同，可以同时实现IC内部的互内部的互连不增加工不增加工艺。(4)集成集成电路中的其他元器件：可以在形成路中的其他元器件：可以在形成NPN晶体管的同晶体管的同时，生成，生成IC中的其中的其他元器件，例如他元器件，例如电阻、阻、电容、容、PNP晶体管等晶体管等。结论：对采用采用PN结隔离的双极隔离的双极IC基本工基本工艺，与制作，与制作NPN晶体管的基本工晶体管的基本工艺相比，只需增加外延工相比，只需增加外延工艺，当然工，当然工艺步步骤要增加不少。要增加不少。一、双极集成电路工艺的基本流程一、双极集成电路工艺的基本流程PN结隔离双极结隔离双极IC工艺基本流程工艺基本流程 衬底材料底材料(P型硅型硅)埋埋层氧化氧化埋埋层光刻光刻 埋埋层掺杂(Sb)-外延外延(N型硅型硅)-隔离氧化隔离氧化隔离光刻隔离光刻隔离隔离掺杂(B)基区氧化基区氧化基区光刻基区光刻基区基区掺杂(B)和和发射区氧化射区氧化 发射区光刻射区光刻发射区射区掺杂(P)和氧化和氧化 引引线孔光刻孔光刻淀淀积金属化金属化层 反刻金属互反刻金属互连线合金化合金化 后工序后工序结论：PN结隔离隔离双极双极IC基本工基本工艺包括包括6次光刻。次光刻。一、双极集成电路工艺的基本流程一、双极集成电路工艺的基本流程PN结隔离双极结隔离双极IC中的中的NPN晶体管晶体管一、双极集成电路工艺的基本流程一、双极集成电路工艺的基本流程 双极双极IC的工的工艺流程是按照构成流程是按照构成NPN晶体管晶体管设计的。在构造的。在构造NPN晶体管的同晶体管的同时，生成，生成IC中中的其他元器件的其他元器件。下面是一种典型的下面是一种典型的NPN晶体管晶体管结构。构。二、双极二、双极IC中的基本元器件中的基本元器件1.其他其他NPN晶体管晶体管结构构 二、双极二、双极IC中的基本元器件中的基本元器件 2.电阻阻：RRsL/W Rs称称为方方块电阻，可以由工阻，可以由工艺控制。控制。二、双极二、双极IC中的基本元器件中的基本元器件3.电容容：可以采用两种：可以采用两种结构构类型。型。MOS结构构 PN结电容容结构构 (Metal-Oxide-Semiconductor)二、双极二、双极IC中的基本元器件中的基本元器件P二、双极二、双极IC中的基本元器件中的基本元器件4.二极管二极管 可以采用可以采用NPN晶体管的不同接法晶体管的不同接法构成二极管。例如：构成二极管。例如：(1)用用BC结，发射极开路；射极开路；(2)用用EB结，集，集电极开路；极开路；(3)用用EB结，BC短路；短路；(4)用用BC结，EB短路；短路；(5)用用BC结，CE短路；短路；(6)单独独BC结(无无发射区射区掺杂)。不同接法构成的二极管，其不同接法构成的二极管，其击穿穿电压、结电容等容等电参数各不相同。参数各不相同。5.横向横向PNP晶体管晶体管二、双极二、双极IC中的基本元器件中的基本元器件6.纵向向PNP晶体管晶体管(注意：其集注意：其集电区即区即为衬底底材料，与隔离材料，与隔离墙相相连)二、双极二、双极IC中的基本元器件中的基本元器件说明：版明：版图中只采用了中只采用了NPN晶体管、二极管和晶体管、二极管和电阻。阻。二、双极二、双极IC中的基本元器件中的基本元器件小结：集成化线路的特点小结：集成化线路的特点(以双极以双极IC为例为例)(1)IC中制中制备大容量的大容量的电容比容比较困困难，高阻，高阻值电阻精度差，因此放大阻精度差，因此放大电路中多以差分路中多以差分对为基本基本单元，元，同同时采用恒流源、有源采用恒流源、有源负载等等电路路结构。构。(2)双极双极IC工工艺流程是流程是围绕如何使如何使NPN晶体管具晶体管具有最佳特性安排的，在有最佳特性安排的，在这同同时形成其他元器件。因形成其他元器件。因此双极此双极IC中中PNP晶体管特性比晶体管特性比NPN晶体管特性差得晶体管特性差得多，例如多，例如PNP晶体管的晶体管的电流放大系数只有几到流放大系数只有几到20左左右。一般情况下尽量少用右。一般情况下尽量少用PNP晶体管。如果需要特晶体管。如果需要特性好的性好的PNP晶体管，就要增加工晶体管，就要增加工艺流程。流程。二、双极二、双极IC中的基本元器件中的基本元器件二、双极二、双极IC中的基本元器件中的基本元器件小结：集成化线路的特点小结：集成化线路的特点(以双极以双极IC为例为例)(3)由于下述原因，集成化由于下述原因，集成化电路中路中应少用少用电阻、阻、电容，尽量改用晶体管。容，尽量改用晶体管。*双极双极IC中制中制备NPN晶体管比制晶体管比制备电阻、阻、电容容要方便要方便经济得多得多(晶体管占用面晶体管占用面积小小)。*晶体管参数一致性和晶体管参数一致性和对称性都很好。称性都很好。*容易容易实现各种特殊的晶体管各种特殊的晶体管结构，如复合晶构，如复合晶体管、达林体管、达林顿晶体管、可控增益晶体管、可控增益PNP晶体管等。晶体管等。(4)IC工工艺中制中制备的的电阻阻阻阻值绝对误差大差大,但是但是电阻阻阻阻值之比的精度比阻之比的精度比阻值绝对值的精度好一个的精度好一个数量数量级。设计电路路时，应尽量使尽量使电路特性与阻路特性与阻值之比关系密切，之比关系密切，而而与阻与阻值大小的关系大小的关系较弱。弱。三、三、CMOS集成电路工艺流程集成电路工艺流程以以以以CMOSCMOS反相器反相器反相器反相器电电路路路路为为例，介例，介例，介例，介绍绍使用使用使用使用较较多的多的多的多的n n阱阱阱阱CMOSCMOS工工工工艺艺的基本流程。的基本流程。的基本流程。的基本流程。1 1 1 1、n n阱生成阱生成阱生成阱生成采用采用采用采用p p型硅型硅型硅型硅圆圆片作片作片作片作为为CMOSCMOS器件的器件的器件的器件的衬衬底，因此底，因此底，因此底，因此n n沟沟沟沟MOSMOS晶体管直接在晶体管直接在晶体管直接在晶体管直接在衬衬底上制作。底上制作。底上制作。底上制作。为为了制作了制作了制作了制作CMOSCMOS中的中的中的中的p p沟沟沟沟MOSMOS晶体管，需要按下述步晶体管，需要按下述步晶体管，需要按下述步晶体管，需要按下述步骤骤生成生成生成生成n n阱。阱。阱。阱。(1)(1)(1)(1)氧化：在氧化：在氧化：在氧化：在p p型硅型硅型硅型硅衬衬底晶片上生底晶片上生底晶片上生底晶片上生长长一一一一层层二氧化硅二氧化硅二氧化硅二氧化硅层层。(2)(2)(2)(2)光刻光刻光刻光刻1 1 1 1：n n阱光刻，在氧化阱光刻，在氧化阱光刻，在氧化阱光刻，在氧化层层上刻上刻上刻上刻蚀蚀出出出出进进行行行行n n阱阱阱阱掺杂掺杂的窗口。的窗口。的窗口。的窗口。(3)(3)(3)(3)n n阱阱阱阱掺杂掺杂。N N阱生成后的剖面阱生成后的剖面阱生成后的剖面阱生成后的剖面图图如如如如图图所示。所示。所示。所示。三、三、CMOS集成电路工艺流程集成电路工艺流程2.2.2.2.有源区的确定和有源区的确定和有源区的确定和有源区的确定和场场氧氧化氧氧化氧氧化氧氧化CMOSCMOS器器器器件件件件中中中中，n n沟沟沟沟晶晶晶晶体体体体管管管管和和和和p p沟沟沟沟晶晶晶晶体体体体管管管管所所所所在在在在的的的的区区区区域域域域称称称称为为“有有有有源源源源区区区区”。为为了了了了减减减减少少少少寄寄寄寄生生生生晶晶晶晶体体体体管管管管的的的的影影影影响响响响,需需需需要要要要按按按按下下下下述述述述步步步步骤骤在在在在不不不不同同同同MOSMOS晶晶晶晶体体体体管管管管之之之之间间形形形形成成成成较较厚厚厚厚的的的的氧氧氧氧化化化化层层，称称称称为为“场场氧氧氧氧”。生生生生长长场场氧氧氧氧后后后后，也也也也就就就就随随随随之之之之确确确确定定定定了了了了有有有有源源源源区区区区的的的的范范范范围围。(1)(1)(1)(1)淀淀淀淀积积氮氮氮氮化化化化硅硅硅硅层层。生生生生成成成成n n阱阱阱阱后后后后，首首首首先先先先去去去去除除除除掉掉掉掉硅硅硅硅表表表表面面面面的的的的氧氧氧氧化化化化层层。然然然然后后后后重重重重新新新新生生生生长长一一一一层层薄薄薄薄氧氧氧氧化化化化层层，并并并并淀淀淀淀积积一一一一层层薄薄薄薄氮氮氮氮化化化化硅硅硅硅（SiSi3 3N N4 4）。氮氮氮氮化化化化硅硅硅硅将将将将作作作作为为场场氧氧氧氧氧氧氧氧化化化化的的的的“掩掩掩掩膜膜膜膜”。由由由由于于于于氮氮氮氮化化化化硅硅硅硅与与与与硅硅硅硅之之之之间间热热膨膨膨膨胀胀系系系系数数数数差差差差别别较较大大大大，为为了了了了防防防防止止止止硅硅硅硅表表表表面面面面受受受受热热应应力力力力的的的的影影影影响响响响，在在在在氮氮氮氮化化化化硅硅硅硅与与与与硅硅硅硅之之之之间间生生生生长长的的的的薄薄薄薄氧氧氧氧化化化化层层起起起起缓缓冲冲冲冲作用。作用。作用。作用。(2)(2)(2)(2)光光光光刻刻刻刻2 2 2 2：场场氧氧氧氧光光光光刻刻刻刻，又又又又称称称称为为有有有有源源源源区区区区光光光光刻刻刻刻。将将将将以以以以后后后后作作作作为为有有有有源源源源区区区区区区区区域域域域的的的的氧化氧化氧化氧化层层和氮化硅和氮化硅和氮化硅和氮化硅层层保留，其余区域的氧化保留，其余区域的氧化保留，其余区域的氧化保留，其余区域的氧化层层和氮化硅全部去除。和氮化硅全部去除。和氮化硅全部去除。和氮化硅全部去除。(3)(3)(3)(3)氧氧氧氧化化化化层层生生生生长长。在在在在没没没没有有有有氮氮氮氮化化化化硅硅硅硅层层保保保保护护的的的的区区区区域域域域（即即即即场场区区区区）生生生生长长一一一一层层较较厚厚厚厚的的的的氧氧氧氧化化化化层层。图图中中中中表面没有氧化表面没有氧化表面没有氧化表面没有氧化层层的区域即的区域即的区域即的区域即为为有源区。有源区。有源区。有源区。三、三、CMOS集成电路工艺流程集成电路工艺流程3.3.3.3.生生生生长栅长栅氧化氧化氧化氧化层层和生成多晶硅和生成多晶硅和生成多晶硅和生成多晶硅栅电栅电极极极极确确确确定定定定了了了了有有有有源源源源区区区区以以以以后后后后，就就就就可可可可以以以以制制制制作作作作MOSMOS晶晶晶晶体体体体管管管管。首首首首先先先先按按按按下下下下述述述述步步步步骤骤生生生生长长栅栅氧氧氧氧化化化化层层和制作和制作和制作和制作栅电栅电极。极。极。极。(1)(1)(1)(1)生生生生长长栅栅氧氧氧氧化化化化层层。去去去去除除除除掉掉掉掉有有有有源源源源区区区区上上上上的的的的氮氮氮氮化化化化硅硅硅硅层层及及及及薄薄薄薄氧氧氧氧化化化化层层以以以以后后后后，生生生生长长一一一一层层作作作作为栅为栅氧化氧化氧化氧化层层的高的高的高的高质质量薄氧化量薄氧化量薄氧化量薄氧化层层。(2)(2)(2)(2)在在在在栅栅氧化氧化氧化氧化层层上再淀上再淀上再淀上再淀积积一一一一层层作作作作为栅电为栅电极材料的多晶硅。极材料的多晶硅。极材料的多晶硅。极材料的多晶硅。(3)(3)(3)(3)光光光光刻刻刻刻3 3 3 3：光光光光刻刻刻刻多多多多晶晶晶晶硅硅硅硅，只只只只保保保保留留留留作作作作栅栅电电极极极极以以以以及及及及起起起起互互互互连连作作作作用用用用的的的的多多多多晶晶晶晶硅硅硅硅。光刻后的剖面光刻后的剖面光刻后的剖面光刻后的剖面图图如如如如图图所示。所示。所示。所示。三、三、CMOS集成电路工艺流程集成电路工艺流程4.4.4.4.形成形成形成形成p p沟沟沟沟MOSMOS晶体管晶体管晶体管晶体管形形形形成成成成栅栅电电极极极极后后后后，就就就就可可可可以以以以制制制制作作作作n n沟沟沟沟和和和和p p沟沟沟沟MOSMOS晶晶晶晶体体体体管管管管。下下下下面面面面是是是是制制制制作作作作p p沟沟沟沟MOSMOS晶体管的步晶体管的步晶体管的步晶体管的步骤骤。(1)(1)(1)(1)光光光光刻刻刻刻4 4 4 4：p p沟沟沟沟MOSMOS晶晶晶晶体体体体管管管管源源源源漏漏漏漏光光光光刻刻刻刻，在在在在光光光光刻刻刻刻胶胶胶胶层层上上上上刻刻刻刻蚀蚀出出出出进进行行行行p p沟沟沟沟MOSMOS晶体管源漏区晶体管源漏区晶体管源漏区晶体管源漏区掺杂掺杂的窗口。的窗口。的窗口。的窗口。(2)(2)(2)(2)p p沟沟沟沟源源源源漏漏漏漏区区区区掺掺杂杂。通通通通过过光光光光刻刻刻刻胶胶胶胶窗窗窗窗口口口口采采采采用用用用离离离离子子子子注注注注入入入入工工工工艺艺掺掺入入入入p p型型型型杂杂质质。注注注注意意意意这这时时光光光光刻刻刻刻生生生生成成成成的的的的窗窗窗窗口口口口中中中中，多多多多晶晶晶晶硅硅硅硅对对掺掺杂杂也也也也起起起起“掩掩掩掩膜膜膜膜”作作作作用用用用，因因因因此此此此多多多多晶晶晶晶硅硅硅硅下下下下方方方方区区区区域域域域未未未未掺掺入入入入p p型型型型杂杂质质。实实际际上上上上这这部部部部分分分分区区区区域域域域就就就就是是是是PMOSPMOS晶晶晶晶体体体体管管管管的的的的沟道。沟道。沟道。沟道。通通通通过过p p沟沟沟沟MOSMOS晶晶晶晶体体体体管管管管源源源源漏漏漏漏光光光光刻刻刻刻和和和和掺掺杂杂，即即即即生生生生成成成成了了了了p p沟沟沟沟MOSMOS晶晶晶晶体体体体管管管管，如如如如图图所示。多晶硅所示。多晶硅所示。多晶硅所示。多晶硅栅电栅电极的极的极的极的宽宽度确定了沟道的度确定了沟道的度确定了沟道的度确定了沟道的长长度。度。度。度。三、三、CMOS集成电路工艺流程集成电路工艺流程5.5.5.5.形成形成形成形成n n沟沟沟沟MOSMOS晶体管晶体管晶体管晶体管生成生成生成生成PMOSPMOS晶体管后，可以采用晶体管后，可以采用晶体管后，可以采用晶体管后，可以采用类类似方法按下述步似方法按下述步似方法按下述步似方法按下述步骤骤生成生成生成生成NMOSNMOS晶体管。晶体管。晶体管。晶体管。(1)(1)(1)(1)光光光光刻刻刻刻5 5 5 5：n n沟沟沟沟MOSMOS晶晶晶晶体体体体管管管管源源源源漏漏漏漏光光光光刻刻刻刻。去去去去除除除除p p沟沟沟沟MOSMOS晶晶晶晶体体体体管管管管源源源源漏漏漏漏掺掺杂杂时时采采采采用用用用的的的的光光光光刻刻刻刻胶胶胶胶，在在在在光光光光刻刻刻刻胶胶胶胶层层上上上上刻刻刻刻蚀蚀出出出出进进行行行行n n沟沟沟沟MOSMOS晶晶晶晶体体体体管管管管源源源源漏漏漏漏区区区区掺掺杂杂的的的的窗窗窗窗口口口口。注注注注意意意意，n n沟沟沟沟源源源源漏漏漏漏区区区区光光光光刻刻刻刻与与与与p p沟沟沟沟源源源源漏漏漏漏区区区区光光光光刻刻刻刻图图形形形形正正正正好好好好“相相相相反反反反”，通通通通常常常常称之称之称之称之为为p p沟源漏区光刻版沟源漏区光刻版沟源漏区光刻版沟源漏区光刻版图图的的的的“反版反版反版反版”。其作用是。其作用是。其作用是。其作用是简简化版化版化版化版图设计图设计。(2)(2)(2)(2)n n沟沟沟沟源源源源漏漏漏漏区区区区掺掺杂杂。采采采采用用用用离离离离子子子子注注注注入入入入技技技技术术通通通通过过光光光光刻刻刻刻胶胶胶胶层层窗窗窗窗口口口口掺掺入入入入n n型型型型杂杂质质，形形形形成成成成n n沟沟沟沟源源源源漏漏漏漏区区区区。由由由由于于于于硅硅硅硅栅栅自自自自对对准准准准起起起起“掩掩掩掩膜膜膜膜”作作作作用用用用，硅硅硅硅栅栅下下下下方方方方区区区区域域域域未未未未掺掺入入入入n n型型型型杂杂质质。这这部部部部分分分分区区区区域域域域就就就就是是是是n n沟沟沟沟MOSMOS晶晶晶晶体体体体管管管管的的的的沟沟沟沟道道道道。因因因因此此此此通通通通过过n n沟沟沟沟MOSMOS晶体管源漏光刻和晶体管源漏光刻和晶体管源漏光刻和晶体管源漏光刻和掺杂掺杂，即生成了，即生成了，即生成了，即生成了n n沟沟沟沟MOSMOS晶体管，如晶体管，如晶体管，如晶体管，如图图所示。所示。所示。所示。注注注注意意意意，为为了了了了使使使使n n阱阱阱阱与与与与p p型型型型衬衬底底底底之之之之间间的的的的pnpn结结处处于于于于反反反反偏偏偏偏，起起起起到到到到隔隔隔隔离离离离作作作作用用用用，需需需需要要要要将将将将n n阱阱阱阱与与与与电电路路路路中中中中的的的的高高高高电电位位位位相相相相连连。而而而而n n阱阱阱阱掺掺杂杂浓浓度度度度一一一一般般般般较较低低低低，因因因因此此此此在在在在n n阱阱阱阱区区区区域域域域也也也也有有有有一一一一小小小小部部部部分分分分表表表表面面面面没没没没有有有有光光光光刻刻刻刻胶胶胶胶，在在在在这这一一一一区区区区域域域域也也也也掺掺入入入入n n型型型型杂杂质质，其其其其作作作作用用用用是是是是提提提提高高高高该该区区区区域域域域表表表表面面面面的的的的n n型型型型掺掺杂杂浓浓度度度度，保保保保证证以以以以后后后后与与与与金金金金属属属属之之之之间间具具具具有有有有良良良良好好好好的欧姆的欧姆的欧姆的欧姆电电接触。接触。接触。接触。三、三、CMOS集成电路工艺流程集成电路工艺流程6.6.6.6.光刻引光刻引光刻引光刻引线线接触孔接触孔接触孔接触孔经经过过前前前前面面面面几几几几步步步步，已已已已经经生生生生成成成成了了了了所所所所有有有有的的的的n n沟沟沟沟和和和和p p沟沟沟沟晶晶晶晶体体体体管管管管。为为了了了了形形形形成成成成电电极极极极，首首首首先按下述步先按下述步先按下述步先按下述步骤骤生成引生成引生成引生成引线线接触孔。接触孔。接触孔。接触孔。(1)(1)(1)(1)氧氧氧氧化化化化。源源源源漏漏漏漏掺掺杂杂后后后后，去去去去除除除除掉掉掉掉表表表表面面面面的的的的光光光光刻刻刻刻胶胶胶胶和和和和薄薄薄薄氧氧氧氧化化化化层层，重重重重新新新新生生生生长长一一一一层层厚厚厚厚氧氧氧氧化化化化层层。由由由由于于于于硅硅硅硅栅栅的的的的保保保保护护作作作作用用用用，其其其其下下下下方方方方的的的的栅栅氧氧氧氧化化化化层层还还保保保保留留留留，不不不不会会会会被被被被腐腐腐腐蚀蚀掉，起掉，起掉，起掉，起栅栅介介介介质质作用。作用。作用。作用。(2)(2)(2)(2)光刻光刻光刻光刻6 6 6 6：引：引：引：引线线孔光刻。光刻孔光刻。光刻孔光刻。光刻孔光刻。光刻结结果如果如果如果如图图所示。所示。所示。所示。7.7.7.7.光刻金属互光刻金属互光刻金属互光刻金属互连线连线形成互形成互形成互形成互连线连线的方法与一般集成的方法与一般集成的方法与一般集成的方法与一般集成电电路相同。路相同。路相同。路相同。(1)(1)(1)(1)采用蒸采用蒸采用蒸采用蒸发发或者或者或者或者溅溅射工射工射工射工艺艺在晶片表面淀在晶片表面淀在晶片表面淀在晶片表面淀积积金属化金属化金属化金属化层层。(2)(2)(2)(2)光光光光刻刻刻刻7 7 7 7：互互互互连连线线光光光光刻刻刻刻。按按按按照照照照电电路路路路连连接接接接要要要要求求求求，生生生生成成成成互互互互连连线线，完完完完成成成成管管管管芯芯芯芯的制作。光刻的制作。光刻的制作。光刻的制作。光刻结结果如果如果如果如图图所示。所示。所示。所示。三、三、CMOS集成电路工艺流程集成电路工艺流程(a)a)反相器版反相器版反相器版反相器版图图(b)b)剖面立体剖面立体剖面立体剖面立体图图(c)c)原理原理原理原理图图版图概念版图概念版版图是一是一组相互套合的相互套合的图形，各形，各层版版图相相应于不同的工于不同的工艺步步骤，每一，每一层版版图用用不同的不同的图案来表示。案来表示。版版图是是IC设计的最的最终输出，是集成出，是集成电路从路从设计走向制造的走向制造的桥梁，它包含了集成梁，它包含了集成电路尺寸、各路尺寸、各层拓扑定拓扑定义等器件相关的物理信息数据。集成等器件相关的物理信息数据。集成电路制造厂家根据路制造厂家根据这些数据来制造掩膜。些数据来制造掩膜。从平面工从平面工艺到立体到立体结构，需多次掩膜版，故版构，需多次掩膜版，故版图是分是分层次的，由多次的，由多层图形叠加形叠加而成。而成。版版图与所采用的制与所采用的制备工工艺紧密相关。密相关。三、三、CMOS集成电路工艺流程集成电路工艺流程 Vdd Gnd out in版图P-substrateP-substrateN-N-阱阱N管 源漏区NNP管 源漏区PPNNNNN-阱P FOXFOXSiSi33NN44剖面图NNploymetal1contact三、三、CMOS集成电路工艺流程集成电路工艺流程N-wellactivepolycontactmetal1P-implantN-implant版图分层处理方版图分层处理方法法版图的层版图的层 Vdd Gnd out inN-wellN-wellactiveactiveP+implantP+implantN+implantN+implantpoly1poly1metal1metal1contactcontactviaviametal2metal2l加工过程中的非理想因素加工过程中的非理想因素制版光刻的分辨率问题制版光刻的分辨率问题多层版的套准问题多层版的套准问题表面不平整问题表面不平整问题流水中的扩散和刻蚀问题流水中的扩散和刻蚀问题梯度效应梯度效应l解决办法解决办法厂家提供的设计规则厂家提供的设计规则(topological design rule)，确保完成设计功能和一定的芯片成品率，除个别确保完成设计功能和一定的芯片成品率，除个别情况外，设计者必须遵循情况外，设计者必须遵循设计者的设计准则设计者的设计准则(rule for performance)，用，用以提高电路的某些性能，如匹配，抗干扰，速度以提高电路的某些性能，如匹配，抗干扰，速度等等四、集成电路版图设计规则四、集成电路版图设计规则四、集成电路版图设计规则四、集成电路版图设计规则设计规则的作用的作用集成集成电路的路的设计工程工程师可能并不十分了解各集成可能并不十分了解各集成电路生路生产加工企加工企业生生产线的工的工艺水平，水平，那么如何保那么如何保证他所他所设计的集成的集成电路的版路的版图能能够在生在生产线上加工出上加工出来并有一定的合格率呢？来并有一定的合格率呢？这就要靠就要靠设计规则。设计规则规定了掩膜版各定了掩膜版各层几何几何图形形宽度、度、间隔、重叠及隔、重叠及层与与层之之间的距离等的最小容的距离等的最小容许值。设计规则是是设计和生和生产之之间的一个的一个桥梁，是各集成梁，是各集成电路制造厂家根据本身路制造厂家根据本身的工的工艺特点和技特点和技术水平而制定的。水平而制定的。因此不同的工因此不同的工艺，就有不同的，就有不同的设计规则。设计规则描述描述描述描述设计规则通常有两种方式：通常有两种方式：微米微米设计规则和和设计规则。微米微米设计规则：以微米：以微米为单位直接描述版位直接描述版图的最小允的最小允许尺寸尺寸;设计规则：为了了使使同同一一个个版版图设计适适用用于于不不同同水水平平的的工工艺生生产线，在在IC版版图设计中中采采用用 为单位位表表示示版版图设计中中的的尺尺寸寸，同同时用用 为单位位表表示示设计规则，称称之之为 设计规则。以以为基基准准，最最小小允允许尺尺寸寸均均表表示示为的的整整数数倍倍。近近似似等等于于将将图形形移移到到硅硅表表面面上上可可能能出出现的的最最大大偏偏差差。如如限限制最小制最小线宽为2 2，窄了窄了线条就可能断开。条就可能断开。可可以以随随着着工工艺的的改改进而而线性性缩小小，这就就使使设计变得得更更加加灵灵活活。例例如如，要求套刻尺寸要求套刻尺寸为1、最小条、最小条宽为2 等等。等等。代代表表了了加加工工该IC的的生生产线的的工工艺水水平平。例例如如，0.25微微米米工工艺生生产线表示其表示其 0.25微米，微米，3微米工微米工艺生生产线表示其表示其 3微米。微米。四、集成电路版图设计规则四、集成电路版图设计规则基本定义(Definition)WidthSpaceSpaceEnclosureExtensionExtensionOverlap1.请记住这些名称的定义2.后面所介绍的 layout rules 必须熟记，在画layout 时须遵守这些规则。四、集成电路版图设计规则四、集成电路版图设计规则设计规则举例例说明。（采用明。（采用PN结隔离的双极器件的版隔离的双极器件的版图，单位位um）a.引引线孔最小尺寸孔最小尺寸10101010。对于双极于双极IC，最小尺寸一般最小尺寸一般为引引线孔尺寸。孔尺寸。b.金属条最小金属条最小宽度度1010，扩散条最小散条最小宽度度1010，P隔离槽最小隔离槽最小宽度度1010c.基基区区各各边覆覆盖盖发射射区区的的最最小小富富裕裕量量5 5，扩散散区区对引引线孔孔各各边留留有有裕裕量量大于大于5 5d.N埋埋层和和P隔离隔离间的最小的最小间距距2020，其余最小，其余最小间距距1010四、集成电路版图设计规则四、集成电路版图设计规则上华上华0.6um DPDM CMOS工艺设计规则工艺设计规则N-wellactiveP+implantN+implantpoly1metal1contactviametal2poly2版图的层定义High Resistor四、集成电路版图设计规则四、集成电路版图设计规则 Nwell符号尺寸含 义1.a3.0阱的最小宽度1.b4.8不同电位阱的阱间距1.c1.5相同电位阱的阱间距P+ActiveP+N+N+Activeaecdfbg四、集成电路版图设计规则四、集成电路版图设计规则P+ActiveP+N+N+Activeaecdfbg符号尺寸含 义1.d0.4阱对其中N+有源区最小覆盖1.e1.8阱外N+有源区距阱最小间距1.f1.8阱对其中P+有源区最小覆盖1.g0.4阱外P+有源区距阱最小间距四、集成电路版图设计规则四、集成电路版图设计规则 Nwell符号尺寸含 义2.a0.6用于互连的有源区最小宽度2.b0.75最小沟道宽度2.c1.2有源区最小间距N+P+N+N+P+b