LCD原理及Design注意事項.DOC

9

LCD原理及Design注意事項
授課人：盧副處
一． Panel分類及工作原理
1． Panel分類 ：Conventional , SIP , LVDS , RSDS
ADC
Scalar
MCU
Source IC
Gate IC
Timing Controller
DC-DC(產生四組電壓)
Gamma
main board
Panel
R/G/B Data
3.3V

H/V Sync
D_en/D-CLK

2. TFT LCD MODULE:

3. Conventional panel：a) 15" TTL b) 15"LVDS c) 17" LVDS
SIP panel(可控制液晶的顯示方式)：a) 15"SIP-RSDS b) 15" SIP-TTL c) 17" SIP-RSDS
備註：A)、Single pixel panel已經phase out現都用Double pixel panel
B)、 把Conventional panel中的Timing controller移到main board即為SIP panel
C）、RSDS & LVDS與EMI本身有關的因素 , the different between RSDS & LVDS is at頻率和電壓
(1)、TTL PANEL: 15" 1024*768 @ 75Hz max pixel clock=79.8MHz(VESA Table),Scalar可programing輸出Double pixel date可使頻率度為79.8/2 ≒40MHz，使EMI容易通過，但其信號電壓較高，約3~5V，故EMI 較LVDS與RSDS PANEL稍微差一些。
Scalar

Source IC
Gate IC
GAMMA
T-con
DC-DC
main board
R
G
B
H-Sync
V-Sync
H/V-Sync
R0-R7 odd
G0-G7 odd
B0-B7 odd
R0-R7 even
B0-B7 even
G0-G7 even
Conv. Panel

備註:R.G.B有Odd.Even之分的原因;
以TTL 15”為例,分辨率為1024 * 768@75Hz;MAX PIXEL DCLK為79.8MHz,對於PANEL而言,此CLK頻率太高,為了降低頻率,採用隔點掃描的技術,將頻率降為39.9MHz,但對於640*480@60Hz,DLK僅有25MHz,如在分頻則降為12.5MHz< Panel Minimum DCLK spec (30MHz),則無法顯示,為了解決這個問題,則使用補點的方式來實現 (此時Software 需設 DCLK為panel maximum DCLK value ).
但由於上面的解法,就出現當顯示本為最低顯示頻率640*480@70Hz,經過補點點頻超過其他Timing成為最高,因而當測試EMI時,此Timing為必測Timing,且用DOT Pattern 測試,因此畫面Data Frequency 最高, 最後用32灰階Check 看是否有亮線(因線太長,Drive 會不夠,Bead 會不良造成)

(2)、LVDS(LOW Voltage Differential Signal) PANEL:由於Timing Control在panel一端，故依然屬於TTL結構；
a、 由於17” panel 的DLK可達到135MHz,而大於60MHz時，EMI就已經很難過了，故縱使使用TTL類似的將頻率減辦也是沒有辦法完成的，故產生了LVDS.
b、 LVDS：low voltage differential signal把scalar輸出的信號為7位編碼成一位輸出，data的頻率度為原來的7 倍，使用等長絞線傳輸，可使高頻信號的EMI容易通過。
R0~R6 ----〉TX0+/TX0-
R7,G0~G5 --à TX1+/TX1-
G6 G7,B0~B4--àTX2+/TX2-
B5~B7,Hs Vs,XX-àTX3+/TX3-
TCLK --àTCLK+/TCLK-

Tx0+/ Tx0-
Tx1+/Tx1-
Tx2+/Tx2-
Tx3+/Tx3-
TxClk+/Txclk-
PANEL
EVEN
LVDS

ODD
DECODE
EVEN

SCALER
ODD

LVDS

Tx0+/ Tx0-
Tx1+/Tx1-
Tx2+/Tx2-
Tx3+/Tx3-
TxClk+/Txclk-

LVDS

首先R.G.B

R0~R7
G0~G7
B0~B7
各8bit 經過7bit編碼後成爲

這樣，若DLK=60MHz, 60MHz

60MHz*7=420MHz,因LVDS IC 本身可以達到500MHz~600MHz,所以沒有問題，且其電壓只有0.3V，故EMI沒有問題。

c、 15”和17" LVDS panel差異：
A)、17” LVDS ：SCALER 和 PANEL 分別均有兩顆LVDS IC.
1280*1024 @ 75Hz max pixel clock=135MHz

Scalar
main board
R
G
B
H/V-Sync
H/V-Sync
R0-R7 even
B0-B7 even
G0-G7 even

LVDS

Source IC
Gate IC

T-con
DC-DC
Panel
LVDS
LVDS
R0-R7 odd
G0-G7 odd
B0-B7 odd

LVDS

B)、 15"LVDS:只需要使用一顆LVDS IC.
R0-R7
G0-G7
B0-B7

LVDS

Scalar
main board
R
G
B
H/V-Sync
H/V-Sync

Panel
LVDS

對15"max pixel clock為79.8MHz，可以programming scalar以single pixel 輸出給LVDS編碼後給panel，EMI也沒有問題。

(3)、RSDS(Reduce Swing Differential Signal) PANEL:
因TIMING CONTROL在主板上面，故屬於SIP PANEL。
scaler

DCLK DCLK DCLK DCLK
PIN腳不變，且電子在CLK上下沿都會讀數據，所以CLK(頻率)也不會改變，且幅度為0.2V，EMI會好過！
（4）、LVDS PANEL 與 RSDS PANEL的差異
ITEM
LVDS
RSDS
電壓
0.35V
0.2V
編碼
7Bit（data 和 clock均編碼）
2Bit（clock不編碼）
頻率
7倍頻
不變
系統
inter
intra
排線
電子雙繳線
無需繳線（FFC）

DATA

CLOCK

（5）、Conversion PANEL使用LVDS而SIP　PANEL用RSDS的原因：
LVDS PANEL CLOCK有編碼，可加長
RSDS PANEL CLOCK無編碼，SCALER的T_CON可直接接到PANEL的SOURCE IC.
備註：
1、Conversion Panel和SIP PANEL的差異
SIP Panel 的Timing control 在main board端，可以控制panel液晶的顯示方式，故可以將panel的 顯示方式由1dot inversion 改為 2 dot inversion(line inversion)，即可解flick問題。
但其需要scalar 程式的配合，如果程式中1frame和2frame的電壓沒有寫好，會造成Imagine sticking（殘影）
2、Dot inversion和Line inversion的差異：
（1）、Dot inversion：液晶每掃過一點，前一點為+，後一點為-，每掃完一個畫面為當前的v-sync,(如T137,每掃完一個畫面為60Hz)，每一個PIXEL更換一次V+，由於V_com飄移，會造成畫閃；

以灰階畫面為例，V+ 為2V&6V時，為灰畫面，那1Frame為6v，，2frame為2v，而假設V_com為4.2v，這樣實際的液晶的電壓為1Frame為V1=6-4.2=1.8V，，2frame為V2=4.2-2=2.2v;這樣兩個電壓不同，不穩定，就產生了畫閃；
（2）、Line inversion：每次掃一條線，但其會有橫線干擾（灰階畫面明顯）

（3）、目前17” 80%為Line inversion，15” 90%為Dot inversion。
3、爲何800*600和1024*768/70Hz&75Hz不會有flick問題：
因800*600為補點方式, the Real dot pattern 不存在；
1024*768/70Hz&75Hz切換速度較快（1frame->2frame），人眼感覺不到flick.
4、color filter: n個格，每一個格為R、G、B（各一dot）
透明電極：Source Gate dream上有一電晶體（提供正向電壓）
透明電極為panel提供電壓V_com.
Glass
color filter
透明電極 ( Vcom)

形成電場控制液晶開關角度(V液)
Source IC Gate IC
電晶體層

V+
Glass
（1）、光全部通過（液晶全開）為全白畫面，V+=V_com；
（2）、50%通過，為灰畫面；
（3）、0%通過，為黑畫面, V液=Vhigh-V_com=最大；
（4）、當DC給液晶電壓不變時，液晶不會動。

二． Scalar工作原理.
ADC
1).preamp Scalar
2).ADC 1).Gain
3).PLL

CHIP SET

(1)．OSD的contrast 調scalar的gain
brightness調lamp current
(2)．preamp：把0.7V的R/G/B信號放大為1V
ADC：(分single pixel and double pixel)
把給preamp放大的R/G/B信號編碼成R0-R7/G0-G7/B0-B7
的digital data
PLL：產生Clock給out put data( for Synchonization) 和pixel clock

(1) Gain
(2) Offset
(1) Amplifier
(2) AD Converter
(3) PLL
Scalar
0.7V R
G
B
R
G 1V
B
R0-R7
G0-G7
B0-B7
H-Sync
ADC
preamp
analog
Gain
PLL
Pixel clock
clock

DC
AC

Preamp中的Gain調AC的幅度，Offset調DC level

64 gray
三‧W/B調整原理
1‧在Factory mode Auto color Check 64 gray是否都可見
若黑階相連則DC Offset太低，若亮所相連則AC Gain太高。
2．將Contrast設在30，Brightness設在80-90，調R/G/B到某一色溫，若調不起來則重新設定Contrast的值。
3．OK後使用Red pattern Rx Ry
color gamut=
Green pattern Gx Gy
Blue pattern Bx By
color gamut值與contrast有關，算出來的值須接近panel定義的值
Contrast越高，color gamut越低

4．Color tracking
白平衡調好後：Contrast / Brightness set to max. x y
Contrast / Brightness set to min. x y
max. luminance = Contrast / Brightness set to max.
≒Panel定義的Typ.值(ex : 250 cd/㎡
min. luminance = Contrast / Brightness set to min. ＜ 33% max. luminance
5．color gray scale linearity
chroma pattern 41 color form：Grray Background
color 105 (記錄x，y)放background color為255
background color分：105，135，165，195，225，225
△ v：△u ＜ 0.02
四．TCO 03標準
1． ME： a：Height adjust
b：可掛式
※ a or b可擇一報TCO 03
2． view angle：H / V ＞ 160°
3． gray scala ＜ 0.02
五．LCD Design Test
Hard Ware：
1． 量測一組電源的Ripple，Current，Power consumption
2． ghost pattern
3． focus好點數(Dot pattern)，test此項前W / B須先調好
4． 量clock經Bead後的VOL and VOH
VOH
VOL

註：接chroma若好點數在5-10間，相容性會比較好
LCD Monitor依輸入訊號不同,可分為Analog Only和Dual Input兩種; Analog only LCD Monitor只可以接受和處理VGA Card 輸出的Analog訊號,利用Scalar 的ADC module將Analog訊號轉換成Digital訊號,經Scalar處理后輸出給Panel使用;它的界面接口為15 Pin D-Sub,其pin定義如下:

PIN NO.
DESCRIPTION
PI N NO.
DESCRIPTION
1.
Red
9.
+5V
2.
Green
10.
Detect Cable
3.
Blue
11.
NC
4.
Ground
12.
DDC-Serial Data
5.
Ground
13.
H-Sync
6.
R-Ground
14.
V-Sync
7.
G-Ground
15.
DDC-Serial Clock
8.
B-Ground

VGA connector layout

Dual Input的LCD monitor,除了具有以上功能外,它可以直接接受Digital訊號,這些訊號可以不經過ADC Module而直接進入Scalar處理后輸出給Panel使用; 其pin定義如下: