FBIP1501FT_brief.doc

珠海矽微电子科技有限公司 FBIP1501FT——MIL-STD-1553A/B总线控制器IP核
1.简介
MULTIPLEXER
BC
BM
RT
GLUE LOGIC
SYSTEM
REGISTER
SHARE
MEMORY
HOST INTERFACE
FIFO
ENCODER
DECODER
FIFO
FBIP1501FT为MIL-STD-1553A/B总线控制器IP核，其寄存器操作和MEMORY布局同DDC的BU6158X兼容。同BU6158X一样，内部实现了一个BC、一个RT和一个BM，可通过寄存器配置为BC模式、RT模式或者BM模式。
IP核采用VHDL语言编码，并采用容错设计，可抑制内部存储器件的数据位翻转，大大提高了IP核的可靠性。FBIP1501FT可在FPGA中实现，也可以实现为ASIC。
2.特性
n 遵循MIL-STD-1553A/B总线标准，支持全部MIL-STD-1553A/B消息
n 寄存器操作和存储器布局同DDC BU6158X兼容
n 内部实现了一个BC、一个RT和一个BM
可通过寄存器来将其配置为BC模式、RT模式或者BM模式。
n 提供一个双冗余总线收发器接口，支持标准的MIL-STD-1553A/B总线收发器
n 标准并行总线接口，支持16位/8位数据总线宽度
n 采用VHDL编码，可在FPGA中实现，也可以实现为ASIC
n 采用容错设计，可抑制内部存储性元件的数据翻转
3.支持的FPGA器件
n ALTERA CYLONEI/II/III and STRATIX
n XILINX SPARTAN and VIRTEX
n ACTEL PROASIC
4.销售模式
n FPGA 网表
n ASIC 网表