计算机组成原理试题.doc

计算机组成原理试卷１
一、选择题（共20分，每题1分）
1．CPU响应中断的时间是_ C _____。
A．中断源提出请求；　　B．取指周期结束；　C．执行周期结束；D．间址周期结束。
2．下列说法中___c___是正确的。
A．加法指令的执行周期一定要访存；B．加法指令的执行周期一定不访存；
C．指令的地址码给出存储器地址的加法指令，在执行周期一定访存；
D．指令的地址码给出存储器地址的加法指令，在执行周期不一定访存。
3．垂直型微指令的特点是___c___。
A．微指令格式垂直表示；　B．控制信号经过编码产生；
C．采用微操作码；　　　　D．采用微指令码。
4．基址寻址方式中，操作数的有效地址是___A___。
A．基址寄存器内容加上形式地址（位移量）； B．程序计数器内容加上形式地址；
C．变址寄存器内容加上形式地址；　　　　　　D．寄存器内容加上形式地址。
5．常用的虚拟存储器寻址系统由____A__两级存储器组成。
A．主存－辅存；B．Cache－主存；C．Cache－辅存；D．主存—硬盘。
6．DMA访问主存时，让CPU处于等待状态，等DMA的一批数据访问结束后，CPU再恢复工作，这种情况称作__A____。
A．停止CPU访问主存；B．周期挪用；C．DMA与CPU交替访问；D．DMA。
7．在运算器中不包含___D___。
A．状态寄存器；　B．数据总线；　C．ALU；　D．地址寄存器。
8．计算机操作的最小单位时间是__A____。
A．时钟周期；　　B．指令周期；　C．CPU周期；D．中断周期。
9．用以指定待执行指令所在地址的是_C_____。
A．指令寄存器；　B．数据计数器；C．程序计数器；pc D．累加器。
10．下列描述中____B__是正确的。
A．控制器能理解、解释并执行所有的指令及存储结果；
B．一台计算机包括输入、输出、控制、存储及算逻运算五个单元；
C．所有的数据运算都在CPU的控制器中完成；
D．以上答案都正确。
11．总线通信中的同步控制是__B____。
A．只适合于CPU控制的方式；　　B．由统一时序控制的方式；
C．只适合于外围设备控制的方式；　D．只适合于主存。
12．一个16K×32位的存储器，其地址线和数据线的总和是B______。14+32=46
A．48；　　B．46；　　　C．36；　　　　D．32。
13．某计算机字长是16位，它的存储容量是1MB，按字编址，它的寻址范围是A______。1mb/2b=1024kb/2b=512k
A．512K；　B．1M；　　　C．512KB；　　D．1MB。
14．以下__B____是错误的。（输入输出 4）
A．中断服务程序可以是操作系统模块；　 B．中断向量就是中断服务程序的入口地址；
C．中断向量法可以提高识别中断源的速度；
D．软件查询法和硬件法都能找到中断服务程序的入口地址。
15．浮点数的表示范围和精度取决于__C____ 。
A．阶码的位数和尾数的机器数形式；B．阶码的机器数形式和尾数的位数；
C．阶码的位数和尾数的位数；　　　D．阶码的机器数形式和尾数的机器数形式。
16．响应中断请求的条件是__B____。
A．外设提出中断；　B．外设工作完成和系统允许时；
C．外设工作完成和中断标记触发器为“1”时；D．CPU提出中断。
17．以下叙述中___B___是错误的。
A．取指令操作是控制器固有的功能，不需要在操作码控制下完成；
B．所有指令的取指令操作都是相同的；
C．在指令长度相同的情况下，所有指令的取指操作都是相同的；
D．一条指令包含取指、分析、执行三个阶段。
18．下列叙述中__A____是错误的。
A．采用微程序控制器的处理器称为微处理器；cpu
B．在微指令编码中，编码效率最低的是直接编码方式；
C．在各种微地址形成方式中，增量计数器法需要的顺序控制字段较短；
D．CMAR是控制器中存储地址寄存器。
19．中断向量可提供___C___。
A．被选中设备的地址； B．传送数据的起始地址；
C．中断服务程序入口地址；D．主程序的断点地址。
20．在中断周期中，将允许中断触发器置“0”的操作由A______完成。
A．硬件；　B．关中断指令；　C．开中断指令；　D．软件。
二、填空题（共20分，每空1分）
1．在DMA方式中，CPU和DMA控制器通常采用三种方法来分时使用主存，它们是
停止 CPU访问主、周期挪用和DMA和CPU交替访问主存。
2．设 n = 8 （不包括符号位），则原码一位乘需做 8 次移位和最多 8 次加法，补码Booth算法需做 8 次移位和最多 9 次加法。
3．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为2127(1-2－23)，最小正数为2－129，最大负数为2－128(-2－1-2－23)，最小负数为-2127 。
4．一个总线传输周期包括 a ．申请分配阶段 B．寻址阶段 C．传输阶D．结束阶段
5．CPU采用同步控制方式时，控制器使用 机器周 和 节拍 组成的多极时序系统。
6．在组合逻辑控制器中，微操作控制信号由 指令操作码 、 时序 和
．状态条件 决定。
三、名词解释（共10分，每题2分）
1．机器周期 2．周期挪用 3．双重分组跳跃进位 4．水平型微指令 5．超标量
四、计算题（5分）
已知：A = ，B = 求：[A+B]补
五、简答题（15分）
1．某机主存容量为4M×16位，且存储字长等于指令字长，若该机的指令系统具备97种操作。操作码位数固定，且具有直接、间接、立即、相对、基址五种寻址方式。（5分）
（1）画出一地址指令格式并指出各字段的作用；
（2）该指令直接寻址的最大范围（十进制表示）；
（3）一次间址的寻址范围（十进制表示）；
（4）相对寻址的位移量（十进制表示）。
2．控制器中常采用哪些控制方式，各有何特点？
3．某机有五个中断源，按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4，现要求优先顺序改为L4,L2,L3,L0,L1，写出各中断源的屏蔽字。（5分）
中断源
屏蔽字
0 1 2 3 4
L0
L1
L2
L3
L4
1 1 0 0 0
0 1 0 0 0
1 1 1 1 0
1 1 o 1 0
1 1 1 1 1
六、问答题（20分）
（1）画出主机框图（要求画到寄存器级）；
（2）若存储器容量为64K×32位，指出图中各寄存器的位数；
（3）写出组合逻辑控制器完成 STA X （X为主存地址）指令发出的全部微操作命令及节拍安排。
（4）若采用微程序控制，还需增加哪些微操作？
七、设计题（10分）
设CPU共有16根地址线，8根数据线，并用作访存控制信号（低电平有效），用作读写控制信号（高电平为读，低电平为写）。现有下列存储芯片：1K×4位RAM，4K×8位RAM，2K×8位ROM，以及74138译码器和各种门电路，如图所示。画出CPU与存储器连接图，要求：
（1）主存地址空间分配：8000H～87FFH为系统程序区；8800H～8BFFH为用户程序区。
（2）合理选用上述存储芯片，说明各选几片？
（3）详细画出存储芯片的片选逻辑。

计算机组成原理试题2
一、选择题（共20分，每题1分）
1．冯·诺伊曼机工作方式的基本特点是___B___。
A．多指令流单数据流；B．按地址访问并顺序执行指令；
C．堆栈操作； D．存储器按内容选择地址。
2．程序控制类指令的功能是___C___。
A．进行主存和CPU之间的数据传送； B．进行CPU和设备之间的数据传送；
C．改变程序执行的顺序； D．一定是自动加+1。
3．水平型微指令的特点是__A____。
A．一次可以完成多个操作； B．微指令的操作控制字段不进行编码；
C．微指令的格式简短； D．微指令的格式较长。
4．存储字长是指____B__。
A．存放在一个存储单元中的二进制代码组合；B．存放在一个存储单元中的二进制代码位数；
C．存储单元的个数； D．机器指令的位数。

5．CPU通过__B___启动通道。
A．执行通道命令；B．执行I/O指令；C．发出中断请求；D．程序查询。
6．对有关数据加以分类、统计、分析，这属于计算机在___C___方面的应用。
A．数值计算；B．辅助设计；C．数据处理；D．实时控制。
7．总线中地址线的作用是_C_____。
A．只用于选择存储器单元； B．由设备向主机提供地址；
C．用于选择指定存储器单元和I/O设备接口电路的地址；D．即传送地址又传送数据。
8．总线的异步通信方式_A___。
A．不采用时钟信号，只采用握手信号； B．既采用时钟信号，又采用握手信号；
C．既不采用时钟信号，又不采用握手信号；D．既采用时钟信号，又采用握手信号。
9．存储周期是指___C___。
A．存储器的写入时间； B．存储器进行连续写操作允许的最短间隔时间；
C．存储器进行连续读或写操作所允许的最短间隔时间； D．指令执行时间。
10．在程序的执行过程中，Cache与主存的地址映射是由__C__。
A．操作系统来管理的；B．程序员调度的；C．由硬件自动完成的；D．用户软件完成。
11．以下叙述___C_是正确的。
A．外部设备一旦发出中断请求，便立即得到CPU的响应；
B．外部设备一旦发出中断请求，CPU应立即响应；
C．中断方式一般用于处理随机出现的服务请求；D．程序查询用于键盘中断。
12．加法器采用先行进位的目的是____C__ 。
A．优化加法器的结构；B．节省器材；C．加速传递进位信号；D．增强加法器结构。
13．变址寻址方式中，操作数的有效地址是__C____。
A．基址寄存器内容加上形式地址（位移量）； B．程序计数器内容加上形式地址；
C．变址寄存器内容加上形式地址； D．寄存器内容加上形式地址。
14．指令寄存器的位数取决于__B__。
A．存储器的容量； B．指令字长； C．机器字长； D．存储字长。
15．在控制器的控制方式中，机器周期内的时钟周期个数可以不相同，这属于A____。
A．同步控制；B．异步控制；C．联合控制；D．人工控制。
16．下列叙述中___B___是正确的。
A．控制器产生的所有控制信号称为微指令；B．微程序控制器比硬连线控制器更加灵活；
C．微处理器的程序称为微程序；D．指令就是微指令。
17．CPU中的译码器主要用于___B___ 。
A．地址译码；B．指令译码；C．选择多路数据至ALU；D．数据译码。
18．直接寻址的无条件转移指令功能是将指令中的地址码送入__A____。
A．PC； B．地址寄存器；C．累加器；D．ALU。
19．DMA方式的接口电路中有程序中断部件，其作用是___C_。
A．实现数据传送；B．向CPU提出总线使用权；C．向CPU提出传输结束；D．发中断请求。
20．下列器件中存取速度最快的是 C 。
A．Cache；B．主存；C．寄存器；D．辅存。
二、填空题（共20分，每题1分）
1．完成一条指令一般分为 A 周期和 B 周期，前者完成 C 操作，后者完成 D 操作。
2．设指令字长等于存储字长，均为24位，若某指令系统可完成108种操作，操作码长度固定，且具有直接、间接（一次间址）、变址、基址、相对、立即等寻址方式，则在保证最大范围内直接寻址的前提下，指令字中操作码占 A 位，寻址特征位占 B 位，可直接寻址的范围是 C ，一次间址的范围是 D 。
3．微指令格式可分为 A 型和 B 型两类，其中 C 型微指令用较长的微程序结构换取较短的微指令结构。
4．在写操作时，对Cache与主存单元同时修改的方法称作 A ，若每次只暂时写入Cache，直到替换时才写入主存的方法称作 B 。
5．I/O与主机交换信息的方式中， 程序查询方式 和 中断方式 都需通过程序实现数据传送，其中 C 体现CPU与设备是串行工作的。
6．在小数定点机中，采用1位符号位，若寄存器内容为10000000，当它分别表示为原码、补码和反码时，其对应的真值分别为 A 、 B 和 C （均用十进制表示）。
三、名词解释（共10分，每题2分）
1．时钟周期 2．向量地址 3．系统总线 4．机器指令 5．超流水线
四、计算题（5分）
设机器数字长为8位（含一位符号位在内），若A = +15，B = +24，求 [A-B]补并还原成真值。
五、简答题（共15分）
1．指出零的表示是唯一形式的机器数，并写出其二进制代码（机器数字长自定）。（2分）
2．除了采用高速芯片外，分别指出存储器、运算器、控制器和I/O系统各自可采用什么方法提高机器速度，各举一例简要说明。（4分）
3．总线通信控制有几种方式，简要说明各自的特点。（4分）
4．以I/O设备的中断处理过程为例，说明一次程序中断的全过程。（5分）
六、问答题（共20分）
1．已知带返转指令的含义如下图所示，写出机器在完成带返转指令时，取指阶段和执行阶段所需的全部微操作命令及节拍安排。如果采用微程序控制，需增加哪些微操作命令？（8分）

3．（6分）设某机有四个中断源A、B、C、D，其硬件排队优先次序为A > B > C > D，现要求将中断处理次序改为D > A > C > B。
（1）写出每个中断源对应的屏蔽字。
（2）按下图时间轴给出的四个中断源的请求时刻，画出CPU执行程序的轨迹。设每个中断源的中断服务程序时间均为20ms。
B
D
A
C
40
50
60
70
80
90
30
20
5
15
10
t (ms)
程序

2．（6分）一条双字长的取数指令（LDA）存于存储器的100和101单元，其中第一个字为操作码和寻址特征M，第二个字为形式地址。假设PC当前值为100，变址寄存器XR的内容为100，基址寄存器的内容为200，存储器各单元的内容如下图所示。写出在下列寻址方式中，取数指令执行结束后，累加器AC的内容。
LDA
M
300

┇

800
┇

700
400
500
┇

200
┇

600
800
500
402
401
400
300
寻址方式 AC内容

（1） 直接寻址

（2） 立即寻址

（3） 间接寻址

（4） 相对寻址

（5） 变址寻址

（6） 基址寻址
102
101
100

七、设计题（10分）
设CPU共有16根地址线，8根数据线，并用（低电平有效）作访存控制信号，作读写命令信号（高电平为读，低电平为写）。现有下列存储芯片：
ROM（2K´8位，4K´4位，8K´8位），
RAM（1K´4位，2K´8位，4K´8位）
及74138译码器和其他门电路（门电路自定）。
试从上述规格中选用合适芯片，画出CPU和存储芯片的连接图。要求：
（1）最小4K地址为系统程序区，4096~16383地址范围为用户程序区；
（2）指出选用的存储芯片类型及数量；
（3）详细画出片选逻辑。

计算机组成原理试题3
一、选择题（共20分，每题1分）
1．直接、间接、立即三种寻址方式指令的执行速度，由快至慢的排序是___C___。
A．直接、立即、间接； B．直接、间接、立即；
C．立即、直接、间接； D．立即、间接、直接。
2．存放欲执行指令的寄存器是___D___。
A．MAR； B．PC； C．MDR； D．IR。
3．在独立请求方式下，若有N个设备，则____B__。
A．有一个总线请求信号和一个总线响应信号；B．有N个总线请求信号和N个总线响应信号；
C．有一个总线请求信号和N个总线响应信号；D．有N个总线请求信号和一个总线响应信号。
4．下述说法中__C____是正确的。
A．半导体RAM信息可读可写，且断电后仍能保持记忆；
B．半导体RAM是易失性RAM，而静态RAM中的存储信息是不易失的；
C．半导体RAM是易失性RAM，而静态RAM只有在电源不掉时，所存信息是不易失的。
5．DMA访问主存时，向CPU发出请求，获得总线使用权时再进行访存，这种情况称作_B___。
A．停止CPU访问主存；B．周期挪用；C．DMA与CPU交替访问；D．DMA。
6．计算机中表示地址时，采用__D___ 。
A．原码；B．补码；C．反码；D．无符号数。
7．采用变址寻址可扩大寻址范围，且__C____。
A．变址寄存器内容由用户确定，在程序执行过程中不可变；
B．变址寄存器内容由操作系统确定，在程序执行过程中可变；
C．变址寄存器内容由用户确定，在程序执行过程中可变；
D．变址寄存器内容由操作系统确定，在程序执行过程不中可变；
8．由编译程序将多条指令组合成一条指令，这种技术称做__C____。
A．超标量技术；B．超流水线技术；C．超长指令字技术；D．超字长。
9．计算机执行乘法指令时，由于其操作较复杂，需要更多的时间，通常采用__C____控制方式。
A．延长机器周期内节拍数的；B．异步；C．中央与局部控制相结合的；D．同步；
10．微程序放在_B___中。
A．存储器控制器；B．控制存储器；C．主存储器；D．Cache。
11．在CPU的寄存器中，B_____对用户是完全透明的。
A．程序计数器； B．指令寄存器； C．状态寄存器；D．通用寄存器。
12．运算器由许多部件组成，其核心部分是__B____。
A．数据总线； B．算术逻辑运算单元； C．累加寄存器； D．多路开关。
13．DMA接口__B___。
A．可以用于主存与主存之间的数据交换；B．内有中断机制；
C．内有中断机制，可以处理异常情况；D．内无中断机制
14．CPU响应中断的时间是___C___。
A．中断源提出请求；B．取指周期结束；C．执行周期结束；D．间址周期结束。
15．直接寻址的无条件转移指令功能是将指令中的地址码送入_A_____。
A．PC；B．地址寄存器；C．累加器；D．ALU。
16．三种集中式总线控制中，___A__方式对电路故障最敏感。
A．链式查询；B．计数器定时查询；C．独立请求；D．以上都不对。
17．一个16K×32位的存储器，其地址线和数据线的总和是__B____。
A．48；B．46；C．36；D．32．
18．以下叙述中错误的是___B___。
A．指令周期的第一个操作是取指令；B．为了进行取指令操作，控制器需要得到相应的指令；
C．取指令操作是控制器自动进行的；D．指令第一字节含操作码。
19．主存和CPU之间增加高速缓冲存储器的目的是___A___。
A．解决CPU和主存之间的速度匹配问题；B．扩大主存容量；
C．既扩大主存容量，又提高了存取速度；D．扩大辅存容量。
20．以下叙述__A___是错误的。
A．一个更高级的中断请求一定可以中断另一个中断处理程序的执行；
B．DMA和CPU必须分时使用总线；
C．DMA的数据传送不需CPU控制； D．DMA中有中断机制。
二、填空（共20分，每空1分）
1．设24位长的浮点数，其中阶符1位，阶码5位，数符1位，尾数17位，阶码和尾数均用补码表示，且尾数采用规格化形式，则它能表示最大正数真值是 A ，非零最小正数真值是 B ，绝对值最大的负数真值是 C ，绝对值最小的负数真值是 D （均用十进制表示）。
2．变址寻址和基址寻址的区别是：在基址寻址中，基址寄存器提供 A ， 指令提供 B ； 而在变址寻址中，变址寄存器提供 C ，指令提供 D 。
3．影响流水线性能的因素主要反映在 A 和 B 两个方面。
4．运算器的技术指标一般用 A 和 B 表示。
5． 缓存是设在 A 和 B 之间的一种存储器，其速度 C 匹配，其容量与 D 有关。
6．CPU响应中断时要保护现场，包括对 A 和 B 的保护，前者通过
C 实现，后者可通过 D 实现。
三、名词解释(共10分，每题2分)
1．微程序控制 2．存储器带宽 3．RISC 4．中断隐指令及功能 5．机器字长
四、计算题（5分）
已知：两浮点数x = 0.1101×210，y = 0.1011×201 求：x + y
五、简答题（共20分）
1．完整的总线传输周期包括哪几个阶段？简要叙述每个阶段的工作。（4分）
2．除了采用高速芯片外，从计算机的各个子系统的角度分析，指出6种以上（含6种）提高整机速度的措施。（6分）
3．某机有五个中断源，按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4，现要求优先顺序改为L3,L2,L4,L0,L1，写出各中断源的屏蔽字。（5分）
中断源
屏蔽字
0 1 2 3 4
L0
L1
L2
L3
L4

4．某机主存容量为4M×16位，且存储字长等于指令字长，若该机的指令系统具备120种操作。操作码位数固定，且具有直接、间接、立即、相对四种寻址方式。（5分）
（1）画出一地址指令格式并指出各字段的作用；
（2）该指令直接寻址的最大范围（十进制表示）；
（3）一次间址的寻址范围（十进制表示）；
（4）相对寻址的位移量（十进制表示）。
六、问答题（共15分）
1．假设CPU在中断周期用堆栈保存程序断点，而且进栈时指针减1，出栈时指针加1。分别写出组合逻辑控制和微程序控制在完成中断返回指令时，取指阶段和执行阶段所需的全部微操作命令及节拍安排。（8分）
2．画出DMA方式接口电路的基本组成框图，并说明其工作过程（以输入设备为例）。（7分）
七、设计题（10分）
设CPU有16根地址线，8根数据线，并用作访存控制信号（低电平有效），用作读/写控制信号（高电平为读，低电平为写）。现有下列存储芯片：1K×4位RAM；4K×8位RAM；8K×8位RAM；2K×8位ROM；4K×8位ROM；8K×8位ROM及74LS138译码器和各种门电路，如图所示。画出CPU与存储器的连接图，要求
（1）主存地址空间分配：
6000H～67FFH为系统程序区；
6800H～6BFFH为用户程序区。
（2）合理选用上述存储芯片，说明各选几片？
（3）详细画出存储芯片的片选逻辑图。
计算机组成原理试题4
一、选择题（共20分，每题1分）
1．一条指令中包含的信息有 C 。
A．操作码、控制码； B．操作码、向量地址； C．操作码、地址码。
2．在各种异步通信方式中，___C___速度最快。
A．全互锁； B．半互锁； C．不互锁。
3．一个512KB的存储器，其地址线和数据线的总和是_C__。
A．17；B．19；C．27。
4．在下列因素中，与Cache的命中率无关的是　　C　。）
A．Cache块的大小；B．Cache的容量；C．主存的存取时间。
5．在计数器定时查询方式下，若计数从0开始，则__A____。
A．设备号小的优先级高；B．每个设备使用总线的机会相等；C．设备号大的优先级高。
6．Cache的地址映象中，若主存中的任一块均可映射到Cache内的任一块的位置上，称作　　B　。
A．直接映象；B．全相联映象；C．组相联映象。
7．中断服务程序的最后一条指令是__C____。
A．转移指令； B．出栈指令； C．中断返回指令。
8．微指令操作控制字段的每一位代表一个控制信号，这种微程序的控制（编码）方式是__B____。
A．字段直接编码； B．直接编码； C．混合编码。
9．在取指令操作之后，程序计数器中存放的是__C____。
A．当前指令的地址； B．程序中指令的数量； C．下一条指令的地址。
10．以下叙述中__A____是正确的。
A．RISC机一定采用流水技术；B．采用流水技术的机器一定是RISC机；
C．CISC机一定不采用流水技术。
11．在一地址格式的指令中，下列 B 是正确的。
A．仅有一个操作数,其地址由指令的地址码提供；B．可能有一个操作数,也可能有两个操作数；
C．一定有两个操作数，另一个是隐含的。
12．在浮点机中，判断原码规格化形式的原则是___B___。
A．尾数的符号位与第一数位不同； B．尾数的第一数位为1，数符任意；
C．尾数的符号位与第一数位相同； D．阶符与数符不同。
13．I/O采用不统一编址时，进行输入输出操作的指令是___C__。
A．控制指令； B．访存指令； C．输入输出指令。
14．设机器字长为64位，存储容量为128MB，若按字编址，它的寻址范围是　B　　。
A．16MB；B．16M；C．32M。
15． B 寻址便于处理数组问题。
A．间接寻址； B．变址寻址； C．相对寻址。
16．超标量技术是___B___。
A．缩短原来流水线的处理器周期；B．在每个时钟周期内同时并发多条指令；
C．把多条能并行操作的指令组合成一条具有多个操作码字段的指令。

17．以下叙述中__B____是错误的。
A．取指令操作是控制器固有的功能，不需要在操作码控制下完成；
B．所有指令的取指令操作都是相同的；
C．在指令长度相同的情况下，所有指令的取指操作都是相同的。
18．I/O与主机交换信息的方式中，中断方式的特点是__B__。
A．CPU与设备串行工作，传送与主程序串行工作；
B．CPU与设备并行工作，传送与主程序串行工作；
C．CPU与设备并行工作，传送与主程序并行工作。
19．设寄存器内容为11111111，若它等于 +127，则为___D___。
A．原码； B．补码； C．反码； D．移码。
20．设机器数采用补码形式（含l位符号位），若寄存器内容为9BH，则对应的十进制数为_C_____。
A．-27； B．-97； C．-101； D．155。
二、填空题（共20分，每空1分）
1．DMA的数据块传送可分为 A 、 B 和 C 阶段。
2．设 n = 16 （不包括符号位），机器完成一次加和移位各需100ns，则原码一位乘最多需 A ns,补码Booth算法最多需 B ns。
3．设相对寻址的转移指令占2个字节，第一字节为操作码，第二字节是位移量（用补码表示），每当CPU从存储器取出一个字节时，即自动完成（pc）+ 1→ pc。设当前指令地址为3008H，要求转移到300FH，则该转移指令第二字节的内容应为 A 。若当前指令地址为300FH，要求转移到3004H，则该转移指令第二字节的内容为 B 。
4．设浮点数阶码为8位（含1位阶符），用移码表示，尾数为24位（含1位数符），用补码规格化表示，则对应其最大正数的机器数形式为 A ，真值为 B （十进制表示）；对应其绝对值最小负数的机器数形式为 C ，真值为 D （十进制表示）。
5．I/O的编址方式可分为 A 和 B 两大类，前者需有独立的I/O指令，后者可通过 C 指令和设备交换信息。
6．动态RAM靠 A 的原理存储信息，因此一般在 B 时间内必须刷新一次，刷新与 C 址有关，该地址由 D 给出。
7．在微程序控制器中，一条机器指令对应一个 A ，若某机有35条机器指令，通常可对应 B 。
三、解释下列概念（共10分，每题2分）
1．CMAR 2．总线 3．指令流水 4．单重分组跳跃进位 5．寻址方式
四、计算题（6分）
设某机主频为8MHz，每个机器周期平均含2个时钟周期，每条指令平均有2.5个机器周期，试问该机的平均指令执行速度为多少MIPS？若机器主频不变，但每个机器周期平均含4个时钟周期，每条指令平均有5个机器周期，则该机的平均指令执行速度又是多少MIPS？
五、简答题（共20分）
1．CPU包括哪几个工作周期？每个工作周期的作用是什么。（4分）
2．什么是指令周期、机器周期和时钟周期？三者有何关系?（6分）
3．某机有五个中断源，按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4，现要求优先顺序改为L3,L2,L4,L1,L0，写出各中断源的屏蔽字。（5分）
中断源
屏蔽字
0 1 2 3 4
L0
L1
L2
L3
L4

4．某机主存容量为4M×16位，且存储字长等于指令字长，若该机的指令系统具备56种操作。操作码位数固定，且具有直接、间接、立即、相对、变址五种寻址方式。（5分）
（1）画出一地址指令格式并指出各字段的作用；
（2）该指令直接寻址的最大范围（十进制表示）；
（3）一次间址的寻址范围（十进制表示）；
（4）相对寻址的位移量（十进制表示）。
六、问答题（共15分）
1．按序写出完成一条加法指令ADD α(α为主存地址)两种控制器所发出的微操作命令及节拍安排。（8分）
2．假设磁盘采用DMA方式与主机交换信息，其传输速率为2MB/s，而且DMA的预处理需1000个时钟周期，DMA完成传送后处理中断需500个时钟周期。如果平均传输的数据长度为4KB，试问在硬盘工作时，50MHz的处理器需用多少时间比率进行DMA辅助操作（预处理和后处理）。（7分）（输入输出 4）
七、设计题（10分）
设CPU共有16根地址线，8根数据线，并用作访存控制信号（低电平有效），用作读写控制信号（高电平为读，低电平为写）。现有下列芯片及各种门电路（门电路自定），如图所示。
画出CPU与存储器的连接图，要求：
（1）存储芯片地址空间分配为：0～2047为系统程序区；2048～8191为用户程序区。
（2）指出选用的存储芯片类型及数量；
（3）详细画出片选逻辑。

计算机组成原理试题5
一、选择题（共5分，每题1分）
1．设寄存器内容为80H，若它对应的真值是 – 127，则该机器数是
A．原码； B．补码； C．反码； D．移码。
2．下列叙述中 是正确的。
A．程序中断方式中有中断请求，DMA方式中没有中断请求；
B．程序中断方式和DMA方式中实现数据传送都需中断请求；
C．程序中断方式和DMA方式中都有中断请求，但目的不同；
D．DMA要等到指令周期结束时才进行周期窃取。
3．设机器数字长为32位，一个容量为16MB的存储器，CPU按半字寻址，其寻址范围是 。
A．224； B．223； C．222； D．221。
4．在中断接口电路中，向量地址可通过 B 送至CPU。
A．地址线； B．数据线； C．控制线； D．状态线。
5．在程序的执行过程中，Cache与主存的地址映象是由 D 。
A．程序员调度的； B．操作系统管理的； C．由程序员和操作系统共同协调完成的；
D．硬件自动完成的。
6．总线复用方式可以______。
A．提高总线传输带宽；B．增加总线功能；C．减少总线中信号线数量；D．提高CUP利用率。
7．下列说法中正确的是　　　。
A．Cache与主存统一编址，Cache的地址空间是主存地址空间的一部分；
B．主存储器只由易失性的随机读写存储器构成；
C．单体多字存储器主要解决访存速度的问题；
D．Cache不与主存统一编址，Cache的地址空间不是主存地址空间的一部分。
8．在采用增量计数器法的微指令中，下一条微指令的地址______。
A．在当前的微指令中；B．在微指令地址计数器中；C．在程序计数器；D．在CPU中。
9．由于CPU内部操作的速度较快，而CPU访问一次存储器的时间较长，因此机器周期通常由______来确定。
A．指令周期；B．存取周期；C．间址周期；D．执行周期。
10．RISC机器______。
A．不一定采用流水技术； B．一定采用流水技术；
C．CPU配备很少的通用寄存器； D．CPU配备很多的通用寄存器。
11．在下列寻址方式中， 寻址方式需要先计算，再访问主存。
A．立即；B．变址；C．间接；D．直接。
12．在浮点机中，判断补码规格化形式的原则是______。
A．尾数的第一数位为1，数符任意； B．尾数的符号位与第一数位相同；
C．尾数的符号位与第一数位不同； D．阶符与数符不同。
13．I/O采用统一编址时，进行输入输出操作的指令是______。
A．控制指令； B．访存指令； C．输入输出指令； D．程序指令。
14．设机器字长为32位，存储容量为16MB，若按双字编址，其寻址范围是　　　。
A．