第四章 组合逻辑电路的分析与组合逻辑模块新.doc

第一到四章 复习总结
一、基本要求
1.正确理解以下基本概念：逻辑变量、逻辑函数、“与、或、非”基本逻辑关系、数制及码制。
2.熟练掌握逻辑函数的几种常用的表示方法：真值表、逻辑表达式、逻辑图、卡诺图。并能熟练的相互转换。
3. 熟练掌握逻辑代数基本定律、基本运算规则，能够熟练用其对逻辑函数进行代数化简及表达式转换。
4. 熟练掌握卡诺图化简法。
5.熟练掌握组合逻辑电路的分析方法和设计方法。
6.熟练掌握译码器、编码器、数据选择器、数值比较器的逻辑功能及常用中规模集成电路的应用。
7.熟练掌握半加器、全加器的逻辑功能，设计方法。
二、 解答示例及解题技巧
1． 用代数法化简下列各式：
（1）
＝(摩根定律)
＝(摩根定律)
＝（分配律）
＝（吸收律）
＝（吸收律）
＝（吸收律）
＝BC (摩根定律)
（2）
＝（分配律）
＝（分配律）
＝C (互补律)
2． 用卡诺图法化简下列各式：
（1）L（A,B,C,D）=∑m（3,4,5,6,9,10,12,13,14,15）
解：将逻辑函数填入卡诺图并圈“1”，如图所示。对应写出逻辑表达式：

(a) (b)

（2）L（A,B,C,D）=∑m（1,4,6,9,13）+∑d（0,3,5,7,11,15）
解：将逻辑函数填入卡诺图并圈“1”，如图所示。对应写出逻辑表达式：

*讨论：在对逻辑函数进行卡诺图化简时，要注意下列几个问题：
1.在卡诺图的右上角标出函数及变量，变量的顺序是：从左至右对应变量的最高位到最低位。
2.圈“1”时注意：相对的格也相邻。不要漏掉有“1”的格，当只有一个独立的“1”时，也要把它圈起来。
3.当函数中存在无关项时，无关项的值可以任取。化简时究竟如何圈是以将函数化为最简为原则。若圈起来，则认为是“1”，若不圈，则认为是“0”，但有“1”的格，不能漏掉。

3.试分析如图题所示逻辑电路。

解：根据电路写出逻辑表达式：

列出真值表如表。

A B C
L1 L2
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0 0
1 0
1 0
0 1
1 0
0 1
0 1
1 1
可见此电路实现了考虑低位进位的一位二进制数的加法功能，这种电路被称为全加器。
4．试用与非门设计一个组合逻辑电路，它接收一位8421BCD码B3、B2、B1、B0，仅当2＜B3B2B1B0＜7时，输出Y才为1。

解：1.根据题意知：逻辑变量为B3B2B1B0，逻辑函数为Y。列出真值表如图（a）所示，因B3B2B1B0是BCD码，所以从1010～1111六组值对应的最小项为无关项，它们的函数值可以任取。
2.将真值表中的函数值填入卡诺图，并化简（见图 (b)）。注意其中无关项的处理。
3.由卡诺图化简所得最简式,并转换为与非－与非式：

4.画出逻辑电路如图（c）所示。

（a） (b)
(c)
5． 某实验室用两个灯显示三台设备的故障情况，当一台设备有故障时黄灯亮；当两台设备同时有故障时红灯亮；当三台设备同时有故障时黄、红两灯都亮。设计该逻辑电路。
解：1.根据逻辑问题找出输入变量和输出变量，并设定逻辑值。
在题所述逻辑问题中，可确定A、B、C为输入变量，它们代表三台设备的故障情况，并设定：有故障时，对应逻辑“1”；无故障时，对应逻辑“0”。确定L1、L2为输出变量，它们分别表示黄灯和红灯的亮、灭情况，我们设定：灯亮时，对应逻辑“1”；灯灭时，对应逻辑“0”。
2.根据逻辑问题及以上设定，列出真值表。

A B C
L1 L2
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0 0
1 0
1 0
0 1
1 0
0 1
0 1
1 1

题对应的真值表如表所示。

3.由真值表写出逻辑表达式，并化简。

用公式法化简L1：

用卡诺图法化简L2：将真值表中的函数值填入卡诺图，并化简（参见图（a））。可直接得到最简表达式：
L2=AB+BC+AC
若采用与非门实现，则应将函数转换为与非－与非式：

4.根据表达式画出逻辑电路如图（b）所示。由图可见，该电路要用三片集成器件构成：一片四异或门7486、一片四2输入与非门、一片三3输入与非门。虽然逻辑表达式最简，但实际实现起来所用的集成器件的个数和种类都不是最少。

(a) (b)

(c)
5.若以集成器件为基本单元来考虑问题，可重新化简逻辑函数L2：

对应的逻辑电路如图 (c)所示。可见此电路只需两片集成器件即可完成。
*讨论：通过题的分析，使我们认识到：设计逻辑电路时，不能单纯考虑逻辑表达式是否最简，所用逻辑门是否最少，而要从实际出发，以集成器件为基本单元来考虑问题，看是否所用集成器件的个数及种类最少。
另外，从题的分析中可见：进行多个输出端的逻辑函数的化简时，让不同的输出逻辑函数中包含相同项，可以减少门的个数，有利于整个逻辑电路的化简。
6． 图题是一个三态门接成的总线电路，试用与非门设计一个最简的译码器，要求译码器输出端L1、L2、L3轮流输出高电平以控制三态门，把三组数据D1、D2、D3反相后依次送到总线上。

解：由题目要求，可以采用二进制译码器。该译码器输出三个控制信号，要设置三个输出端，两个输入端。输入与输出的逻辑关系如表所示。根据真值表写出逻辑表达式，并整理为与非式：

A1 A0
L1 L2 L3
0 0
0 1
1 0
1 0 0
0 1 0
0 0 1
由表达式画出译码器的逻辑电路如图所示。
7．试用译码器74138和适当的门电路实现逻辑函数：

解：整理逻辑函数：

译码器74138的G1 G2A G2B取100时，各输出函数为：，…… ，若将ABC送入译码器的A2A1A0，则有：

根据以上分析画出逻辑电路如图所示。

8． 试用8选1数据选择器74151和门电路设计一个四位二进制码奇偶校验器。要求当输入的四位二进制码中有奇数个1时，输出为1，否则为0。
解：设四位二进制码为输入逻辑变量，校验结果为输出逻辑变量。所对应的奇偶校验器的逻辑关系见表。
A B C D
L
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
0
1
1
0
1
0
0
1
1
0
0
1
0
1
1
0
若由8选1数据选择器74151和门电路实现此逻辑关系，可以将输入变量A、B、C送入74151的A2、A1、A0端，当ABC从000~111取8组值时，L与D的关系参见表，又知当ABC从000~111取8组值时，数据选择器将依次选通D0~ D7，据此可将输入变量D送入D0、D3、D5、D6，送入D1、D2、D4、D7。电路如图所示，它可以完成一个四位二进制码的奇偶校验功能。

9． 试用2片8选1数据选择器74151扩展成16选1数据选择器，在4位地址输入选通下，产生一序列信号0100101110011011。
解：首先将2片8选1数据选择器74151扩展成16选1数据选择器，此选择器有16条数据输入通道D0~ D15，当地址选择信号A3A2A1A0从0000~1111取16组值时，数据选择器将依次选通D0~ D15，若将序列信号0100101110011011依次送入D0~ D15，则可以在地址选择信号控制下，从选择器的输出端得到这一序列信号。电路如图所示。

10． 由译码器74138和8选1数据选择器74151组成如图题所示的逻辑电路。X2X1X0及Z2Z1Z0为两个三位二进制数。试分析电路的逻辑功能。

在图题所示的逻辑电路中，74138是3－8线二进制译码器，74151是8选1数据选择器。当X2 X1 X0由000～111取8组值时，74138的输出Y0～Y7分别输出低电平，同时其它各端为高电平，又知当Z2Z1Z0从000~111取8组值时，数据选择器将依次选通D0~ D7。由此可见，当X2 X1 X0与Z2Z1Z0相等时，Y=0，当两者不等时，Y=1。这是一个相同数值比较器。