数字电子钟.doc

数字电子钟课程设计设计
1 设计目的
（1）掌握数字钟的设计
（2）熟悉集成电路的使用方法
2设计任务和要求
（1）显示时、分、秒。
（2）可以24小时制或12小时制。
（3）具有校时功能，分别对小时和分钟单独校时，对分钟校时的时候，最大分钟不向小时进位。校时时钟源可以手动输入或借用电路中的时钟。
（4）具有正点报时功能，正点前10秒开始，蜂鸣器1秒响1秒停地响5次。
（5）为了保证计时准确、稳定，由晶体振荡器提供标准时间的基准信号。
3 设计方案的选择与论证
数字电子钟由信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计数器，可以实现一天24h的累计。译码显示电路将“时、分、秒”计数器的输出状态经七段显示译码器译码，通过六位LED显示器显示出来。整点报时电路是根据计时系统的输出状态产生一个脉冲信号，然后去触发音频发生器实现报时。校时电路是来对“时、分、秒”显示数字进行校对调整。数字电子钟系统框图如下:

图3.1 数 字 电 子 钟 系 统 框 图

3.1时间脉冲产生电路
方案一：
由集成逻辑门与RC组成的时钟源振荡器或由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源。
方案二:
振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整。它还具有压电效应，在晶体某一方向加一电场，则在与此垂直的方向产生机械振动，有了机械振动，就会在相应的垂直面上产生电场，从而机械振动和电场互为因果，当交变电场的频率与田英晶体的固有频率相同时，振动便变得很强烈，这就是晶体谐振特性的反应。这用压电谐振的频率即为晶体振荡器的固有频率，并不随R、C的改变而改变，因此，一般采用石英晶体振荡器经过分频得到这一时间脉冲信号。
数字钟的晶体振荡器输出频率较高，为了得到１HZ的秒信号输入，需要对振荡器的输出信号进行分频。这里也有两种方案。
方案一：
采用多级2进制计数器来实现。例如，将32767Ｈz的振荡信号分频为１ＨZ的分频倍数为32767，即实现该分频功能的计数器相当于１5极2进制计数器。
方案二:
采用CD4040等来构成分频电路。CD4040在数字集成电路中可实现的分频次数达到12次，为12级2进制计数器，可以将32768HZ的信号分频为8HZ。由两片就可以将脉冲分为1HZ的秒信号了。
本设计为了得到稳定的脉冲选用了石英晶体振荡器，为了简化电路分频选用了CD4040。
3.2 时、分、秒计数器
有了时间标准“秒”信号后，就可以根据60秒为1分、60分为1小时、24小时为1天的计数周期，分别组成两个六十进制（秒、分）、一个二十四进制（时）的计数器。将这些计数器适当地连接，就可以构成秒、分、时的计数，实现计时的功能。
在这里有两种方案：置数法和置零法。使用置数法也是将它置成0000，所以本设计用的置零法，直接将它置成0000。
本设计采用4位二进制同步计数器74LS160，异步清零端CR,无论有无CP,计数器立即清零，计数使端ENp=ENt=1,计数器计数。
秒计数电路可以由两位计数芯片构成,个位是10进制计数,十位是6进制计数，当个位计数器计到1010(十进制10)时,计数器立即清零。将个位进位输出接至十位的使能端ENp和ENt，当个位计数器计到1001（十进制9）时，会产生一个进位信号，使十位计数器累加。
分计数电路也可以由两位计数芯片构成。具体的做法同秒钟相同，只是将十位的进位信号接至时计数电路的使端。
时计数电路是由两个74LS160构成的24进制计数器。将个位的QB和十位QC通过一个与非门接至清零端CR,这样当计数到0010 0100（十进制24）时，十位和个位同时清零。
3.3 译码和数码显示电路
译码和数码显示电路是将数字钟和计时状态直观清晰地反映出来，被人们的视觉器官所接受。显示器件选用LED七段数码管。在译码显示电路输出的驱动下，显示出清晰、直观的数字符号。本设计所选用的是半导体数码管，是用发光二极管（简称LED）组成的字形来显示数字，七个条形发光二极管排列成七段组合字形，便构成了半导体数码管。半导体数码管有共阳极和共阴极两种类型。共阳极数码管的七个发光二极管的阳极接在一起，而七个阴极则是独立的。共阴极数码管与共阳极数码管相反，七个发光二极管的阴极接在一起，而阳极是独立的。
当共阳极数码管的某一阴极接低电平时，相应的二极管发光，可根据字形使某几段二极管发光，所以共阳极数码管需要输出低电平有效的译码器去驱动。共阴极数码管则需输出高电平有效的译码器去驱动。
3.4 校时电路
实际的数字钟表电路由于秒信号的精确性不可能做到完全（绝对）准确无误，加之电路中其它原因，数字钟总会产生走时误差的现象。因此，电路中就应该有校准时间功能的电路。
本设计校时电路是将各个位上的使能端引出接一个单刀双掷开关，一端（1端）接低位的进位信号，另一端（2端）接校时电路。校正某位上的时间时，可以将相应位的开关接到2端，通过拨动校时电路就能实现校时功能。
3.5 整点报时电路
一般时钟都应具备整点报时电路功能，即在时间出现整点前数秒内，数字钟会自动报时，以示提醒。根据要求，电路应在整点前10秒钟内开始整点报时，即当时间在59分51秒到00分00秒期间时，报时电路报时控制信号。每隔一秒报时一秒。
4 电路设计计算与分析
4.1 秒信号电路单元设计
（1）晶体振荡器电路
晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。
图4.1所示电路通过TTL非门构成的输出为方波的数字式晶体振荡电路，这个电路中，TTL非门G1与晶体、电容和电阻构成晶体振荡器电路，G2实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻Ｒ1和Ｒ2为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容C1、C2与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个180度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。
晶体X1的频率选为32768HZ。该元件频率较低，有利于减少分频器级数。采用的32768晶体振荡电路,其频率为32768Hz,然后再经过15分频电路可得到标准的1Hz的脉冲输出。
R的阻值,对于TTL门电路通常在0.7～2KΩ之间, C1、C2作为耦合电容，可取C1=C2=0.05uF。
（2）分频器电路
数字钟的晶体振荡器输出频率较高，为了得到１HZ的秒信号输入，需要对振荡器的输出信号进行分频。
本实验中采用4040来构成分频电路。CD4040计数为最高为12级2进制计数器，可以将32767HZ的信号先分频为8HZ，再分为1HZ的信号。如图4.1所示，可以直接实现振荡和分频的功能。

图4.1 秒信号电路图
4.2 时、分、秒计数器
数字钟的计数电路是用两个六十进制计数电路和24进制计数电路实现的。数字钟的计数电路的设计可以用反馈清零法。当计数器正常计数时，反馈门不起作用，只有当进位脉冲到来时，反馈信号将计数电路清零，实现相应模的循环计数。以60进制为例，当计数器从00，01，02，……，59计数时，反馈门不起作用，只有当第60个秒脉冲到来时，反馈信号随即将计数电路清零，实现模为60的循环计数。本实验采取了74LS160用两块芯片进行级联来产生60进制和24进制。秒、分计数器为60进制计数器，小时计数器为24进制计数器。实现这两种模数的计数器采用中规模集成计数器74LS160构。
这里先介绍一下74LS160。
74LS160是4位二进制同步加法计数器，除了有二进制加法计数功能外，还具有异步清零、同步并行置数 、保持等功能。74LS161的逻辑电路图和引脚排列图如图1所示，CR是异步清零端，LD是预置数控制端，D0 ，D1，D2，D3是预置数据输人端，P和T是计数使能端，C是进位输出端，它的设置为多片集成计数器的级 联提供了方便。
74LS160的功能表如表4.1所示。由表可知，74LS161具有以下功能。

表4.1 74LS160功能表
（1）异步清零功能
当CR＝0时，不管其他输人端的状态如何（包括时钟信号CP），4个触发器的输出全为零。
（2）同步并行预置数功能
在CR＝1的条件下，当LD＝0且有时钟脉冲CP的上升沿作用时，D3，D2，D1，D0输入端的数据将分别被Q3～Q0所接收。由于置数操作必须有CP脉冲上升沿相配合，故称为同步置数。
（3）保持功能
在CR=LD＝1的条件下，当T＝P＝0时，不管有无CP脉冲作用，计数器都将保持原有状态不变（停止计数） 。
（4）同步二进制计数功能
当CR＝LD＝P＝T＝1时，74LS160处于计数状态，电路从0000状态开始，连续输入10个计数脉冲后，电路 将从1001状态返回到0000状态。
（5）进位输出C
当计数触发器为1001时，进位输出为1，否则为零。
由以上功能可以看出74LS160可以很方便的构成多进制计数器，完全符合本设计的要求。
下面将分别介绍60进制分秒计数器和24进制小时计数器。
4.2.1 六十进制计数器
秒计数电路是由两位计数芯片74LS160构成的六十进制计数器,秒个位是10进制计数器, 无需进制转换，只需将将进位输出C接至十位的使能端ENp和ENt，秒十位计数单元为6进制计数器，需要进制转换，10进制计数器转换为6进制计数器的电路连接，需要将QB和QC通过一个与非门接至清零端CR，个位计数器计到1010(十进制10)时由于74LS160是十进制计数器，所以自动清零。当个位计数器计到1001（十进制9）时，会产生一个进位信号，使十位计数器累加，从而构成60进制计数器。函数发生器产生的脉冲输入至芯片74LS160，即从00开始计时，到59后，若再来脉冲则整体置零，变为00，重新开始计时。
分计数电路也可以由两位计数芯片构成。具体的做法同秒钟相同，只是将十位的进位信号接至时计数电路的使端。
60进制的连接如图4.2所示。

图4.2六十进制计数功能电路图

4.2.2 二十四进制计数器
时计数器和分计数器大同小异，只是时计数电路是由两位计数芯片74LS160构成的二十四进制计数器，可以将一片74LS160设计成4进制加法计数器，另一片设置2进制加法计数器。即个位计数状态为QD QC QB QA = 0100，十位计数状态为QD QC QB QA = 0010时，要求计数器归零。具体操作为把个位QC、十位QB通过一个与非门接至个位、十位计数器的异步清零端CR，这样平时通过与非门输出地信号为高电平，当计数到0010 0100（十进制24）时，输出地信号为低电平，十位和个位同时清零，从而构成24进制计数器。函数发生器产生的脉冲输入至芯片74LS160，即从00开始计时，到23后，若再来脉冲则整体置零，变为00，重新开始计时。
电路图如图4.3所示。

图4.3二十四进制计数功能电路图

4.2.3 秒、分、时之间的进位电路
秒、分、时之间的进位电路电路实现了秒位向分位，分位向十位之间的进位输入，将秒、分、时之间有效的联系起来了。
当秒计数为60时需要向分个位进位输出，由于选取的芯片74LS160为下降沿有效，所以当秒十位QC、QB通过一个与非门接至分个位的进位输入端，当秒十位由0101变为0110时，通过与非门的信号由1变为了0，给分个位一个进位输入，同时秒十位也置0。同样，当分计数器为60时分十位QC、QB通过一个与非门接至时个位的进位输入端，当分十位由0101变为0110时，通过与非门的信号由1变为了0，给分个位一个进位输入，同时分十位也置0。
其电路图如图4.4所示。

图4.4秒、分、时之间的进位电路
4.3 译码和显示电路
计数器实现了对时间的累计以8421BCD码形式输出，选用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，从而变成相应的数字。用与驱动LED七段数码管的译码器这里选用74LS48。74LS48是BCD-7段译码器/驱动器，输出高电平有效，专用于驱动LED七段共阴极显示数码管。若将秒、分、时计数器的每位输出分别送到相应七段译吗管的输入端，便可以进行不同数字的显示。在译码管输出与数码管之间串联电阻R作为限流电阻。
将“秒”、“分”、“时”计数器的每位输出经过译码电路后再接分别接到相应七段译码器的输入端，便可进行不同数字的显示。其电路图如图4.4所示。

图4.5译码显示电路
4.4 校时电路
校时电路是数字钟不可缺少的部分，每当数字钟与实际时间不符时，需要根据标准时间进行校时。J2是时校正开关。不校正时，J2开关是连接上面的，即连接正常计数。当校正时位时，首先截断正常的计数通路，然后再进行人工出触发计数加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。
根据要求，数字钟应具有分校正和时校正功能，因此，校“时”时，断开“秒”和“分”的进位脉冲输入，校正“分”和校正“时”类似。并采用正常计时信号与校正信号可以随时切换的电路接入其中。
需要把J1开关拨至下面，即接通校时电路，然后用手拨动J1开关，来回拨动一次，就能使时位增加1，根据需要去拨动开关的次数，校正完毕后把J1开关拨至上面，即正常计数。校正分位时和校正秒位的方法一样。其电路图4.5所示。

图4.6 校时电路
4.5 整点报时电路
一般时钟都应具备整点报时电路功能，即在时间出现整点前数秒内，数字钟会自动报时，以示提醒。其作用方式是发出连续的或有节奏的音频声波。根据要求，电路应在整点前10秒钟内开始整点报时，每隔一秒鸣叫一次，每次持续时间为一秒，共鸣叫5次，即当时间在59分51秒到59分59秒期间时，报时电路报时控制信号。
报时电路因为分计数器和秒计数器从59分51秒到59分59秒计数的过程中，只有秒个位计数器计数，分十位、分个位、秒十位计数器的状态不变，分别为QD4 QC4 QB4 QA4=0101（分十位），QD3 QC3 QB3 QA3=1001(分个位)，QD2 QC2 QB2 QA2=0101，所以QC4=QA4=QD3=QA3=QC2=QA2=1不变，设Y1=QC4 QA4 QD3 QA3 QC2 QA2，又因为在51、53、55、57、59秒时QA1=1，QD1=0，由此可写出整点报时电路的逻辑表达式为：Y2=Y1 QA1 QD1+Y1 QA1 。
用与非门实现，则整点报时的电路如图4.6所示。

图4.7 整点报时电路
图中的喇叭用二极管代替了，方便观察。音响电路采用射极输出器，推动8Ω的喇叭，三极管基极串接1KΩ限流电阻，是为了防止电流过大损坏喇叭，在集电极串接51Ω限流电阻，三极管选用高频小功率管即可。
5 总结及心得
以往每做一次课程设计，感觉自己的收获总会不少，这次也不例外。做课程设计是为了让我们对平时学习的理论知识与实际设计相结合，在理论和实验教学基础上进一步巩固已学基本理论及应用知识并加以综合提高，学会将知识应用于实际的方法，提高分析和解决问题的能力。
通过这次对数字钟的设计与制作，让我了解了设计电路的程序，也让我了解了关数字钟的原理与设计理念，要实现电路功能总要先设计,成功之后才仿真的。
在做课程设计的过程中，我深深地感受到了自己所学到知识的有限，明白了只学好课本上的知识是不够的，要通过图书馆和互联网等各种渠道来扩充自己的知识。在实验过程中我们曾经遇到过问题。一个是在电路接好之后计数的显示结果不正确,经分析，发现了有几个没用到的管脚悬空了，于是改正了错误。我们遇到的第二个问题是将数码显示管用成共阳极的了，这个比较简单，发现后立刻改成共阴极的了，但他还是给我了提醒，让我以后更加细心了。从中我们学习到了如何对待遇到的困难，进一步培养了我们一丝不苟的科学态度和不厌其烦的耐心。在课程设计过程中我和我们组的成员始终在一起，我们互相讨论互相合作，使得我们的实验得以顺利完成，体会到了合作的力量，感受到了1+1＞2。所有的这些心得会对我以后的学习和工作有帮助作用，忠心感谢商丹老师在实验过程中给我们的谆谆教导；忠心感谢学校给我们提供这次机会。
6 附录
元器件明细表：
译码器74LS48 6个
计数器74LS160 6个
与非门74LS00 6个
与非门74LS20 4个
电阻1KΩ 1个
分频器4040 2个
电容50nF 2个
电阻51Ω 1个
非门74LS04 5个
电阻360Ω 42个
电阻10KΩ 2个
共阴极数码管 6个
三极管 1个
晶体振荡器 1个
发光二极管 1个
单刀双掷开关 4个

7 参考文献
徐丽香.数字电子技术.北京：电子工业出版社，2006.9
李中发.数字电子计数.北京：中国水利水电出版社，2001.7
吕思忠、施齐云.数字电路实验与课程设计.哈尔滨：哈尔滨工业工程大学出版社，2001.10
姚娅川、吴培明.数字电子技术.重庆:重庆大学出版社，2006.11
阎石.数字电子技术基础.北京:高等教育出版社,1988.12
党宏社.电路、电子技术实验与电子实训.北京：电子工业出版社，2008年
黄智伟主编.电子电路计算机仿真设计与分析.北京：电子工业出版社，2004年
薛鹏骞.电子设计自动化技术实用教程.徐州：中国矿业大学出版社，2007.2
第 17 页 共 17 页