不用运放的处理.doc

现在用到一块4in1的运放芯片,双电源应用,但我只用其中的3块，准备把空闲一块的-+输入端接0ohm接地,输出悬空,有这方面使用经验的过来说说这种做法的可行性，目前身边无条件作试验。
网上搜索过一些资料(
为何不贴出来？

电路设计中运放芯片不用的输入端的处理
运放芯片不用的输入端的处理

提前申明：
　　1. 下面的讨论是基于“尽量减少不必要的干扰和功耗”的原则，如果“要求不高”，不用看
　　2. 下面的一些缩写是临时的，为了精简正文
　　3. 文字较长，是为了便于初学者理解

　　对于数字器件，尤其是CMOS器件，不用的输入端不能悬空，这个道理好像已经尽人皆知了。至少在 ***，时不时就会有人发帖让大家“温习”这个问题。但对于模拟器件，好像认识还有些模糊。
就以运放为例。多运放芯片中不用的运放怎么处理，好像是新手们的一个共同疑问。（有这个疑问是好事，如果想当然悬空处理，说明缺乏工程师的基本心理素质）
　　为什么“数字 CMOS 器件输入端不能悬空”？解释不外乎“输入阻抗高，悬浮状态电平不确定，容易受干扰……”云云。其实运放的输入端不同样是高阻吗？只要有这个意识，就应该很自然的对“悬空”抱有疑虑。悬空的输入端就如同停泊而又不系缆绳不抛锚的航船，怎么可能让人放心？所以运放不用的输入端也不能悬空。所不同的是，模拟器件往往不能像数字器件那样简单接地了事。

　　如果深入分析，悬空的运放输入端的状态跟数字 CMOS 器件还是有所不同。数字 CMOS 器件输入电流通常极小，而且平均趋势是零（除非内部有上拉/下拉），所以悬空输入端的电平分布随机性很大，受干扰时也很容易波动。对于 JFET（或 JFET输入端）运放和越来越流行的 CMOS（或 BiCMOS） 运放，道理也跟数字 CMOS 器件一样，所以下面的“运放”都特指传统的双极型运放。
　　运放输入端通常都有相对稳定的输入偏置电流IB，对一个具体运放，要么流出，要么流入，当然 IB 的大小甚至极性也会随温度变化，但这种变化是很缓慢的。这个微小的电流会使输入电平最终停留在某个接近正/负电源的位置，接近程度取决于输入端结构。如同某个固定方向的微风最终把随波逐流的航船吹到这个方向的岸边。所以悬空的运放输入端看起来多少比 CMOS 器件输入端稳妥一些。
　　看完输入端，再看输出端：VOUT = AOL * (VID - VOS)。“VID - VOS ≈ 0”的状态几率很小，开环增益 AOL 又很大，所以 VOUT 通常都是饱和状态，而且随温度变化可能偶尔在两个饱和状态间来回游荡一次。（VID － 两输入端电压差）
　　这样看来，运放输入端悬空似乎不那么糟糕。

　　但是，“VID - VOS ≈ 0”的几率并不是零。万一有幸中彩，在噪声干扰的作用下，运放输出端的来回游荡就不是“偶尔”，而是经常，甚至频繁，频繁到变成了一个高频干扰信号发生器。而且，不仅是通过输出端“发射”，而且其内部电路工作状态也来回变化，电源电流也跟着波动，也就是还通过电源线发出干扰。
　　而且，悬空输入端的共模电平（VIC）很可能超出了运放的输入电压范围（IVR），即 VIC ￠ IVR，“￠”表示“超出范围”。这时运放总体处于“亚健康”状态，随内部原理不同，其功耗可能比正常状态高很多。
　　总之，运放输入端不宜悬空，最好固定！
　　（注意：“VIC ￠ IVR”状态下 AOL 和 VOS 跟运放数据手册里列的正常值可能不一样，但道理没变）

　　不能悬空，那接地如何？接电源呢？人家数字电路里就是这么干的。分 4 种情况：
　　1. 单电源系统，“普通”运放，还是上面说的“VIC ￠ IVR”问题，而且接地/接电源时显然更严重；
　　2. 单电源系统， “input common mode range include ground”/“ground input”（GI，输入共模范围包含地） 的运放，也就是所谓的“单电源运放”，输入接地当然没问题；
　　3. 双电源系统（假设正负电源对称）中，无论何种运放，输入接地（也就是正负电源中点）肯定也没问题；
　　4. 对于日益流行的 “rail-to-rail input”（RRI，轨至轨输入） 运放，无论单电源或双电源系统，输入接地或接电源都可以。

　　但不论哪种情况，有个问题还是跑不掉，还是上面说的“VID - VOS ≈ 0”的中彩几率问题，不过现在 VID = 0，所以完全变成了 VOS ≈ 0 的几率问题。这时，|VOS| 是越大越好，因为这样可以确保 VOS ≠ 0，让 VOUT 老老实实呆在某个电源附件。万一碰到个别“优秀”的运放，VOS ≈ 0，一个崭新的“高频干扰信号发生器”就又诞生了。

　　* 为了解决“VIC ￠ IVR”问题，最简单稳妥的办法就是把输入端接到正负电源中点（对于双电源系统就是地）。

　　* 为了解决那个中彩几率问题，两个输入端一定不能短接，当然也就不能同时接 VREF 了。不嫌麻烦，你可以把一个输入端接地，另一个接 VREF+50mV （似乎有些神经，但特殊场合的确可能用到）。更简单的办法就是 VI+ ＝ VREF，VI- ＝ VOUT，也就是接成输入为 VREF 的跟随器。

　　细心的人也许会问，单电源下，RRI/GI 运放是否可以简单接地，而不接正负电源中点？仅从输入端看是可以的。但要接成跟随器就有问题了。因为运放可能允许输入绝对的零，却决不可能输出绝对的零。即使是 RRO/GO 运放，最低输出大概也就是 10～100mV。
　　如果是正常电路，就有问题了。比新手进一阶的选手有时会在这种问题上犯错误。幸好这里只是要“固定”它，而不需要它干活，多数时候料也无妨（最好做实验）。

　　这说明一个道理：老祖宗的“中庸之道”还是有市场的。