集成电路设计的CAD系统的讲解.pptx

Click to edit Master title style,Click to edit Master text styles,Second level,Third level,Fourth level,Fifth level,*,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,第六章,集成电路设计,CAD,系统,集成电路设计的CAD系统的讲解,第1页,ICCAD系统概述,ICCAD,系统发展,第一代：60年代末：版图编辑和检验,第二代：80年代初：原理图输入、逻辑模拟向下,第三代：从,RTL,级输入向下，包含行为仿真、行为综合、逻辑综合等,流行,CAD,系统：,Cadence,Mentor Graphics,Viewlogic,Compass，Panda,等,ICCAD,系统理想作用：实现完全自动化设计，设计出各种各样电路,集成电路设计的CAD系统的讲解,第2页,ICCAD,系统实际作用,设计信息输入：,语言输入编辑工具,高层次描述图形输入工具：,VHDL,功效图输入、逻辑图/电路图输入编辑、版图输入编辑,设计实现：综合器,设计验证：验证系统/电路符合功效/性能要求及设计规则要求,模拟器进行模拟（仿真）分析,设计规则检验,什么是模拟？,对于设计输入抽象出模型，施加外部激励，观察输入，进行判断,集成电路设计的CAD系统的讲解,第3页,整个设计过程就是把高层次抽象描述逐层向下进行综合、验证、实现，直到物理级低层次描述，即掩膜版图。,各设计阶段相互联络,，比如，存放器传输级描述是逻辑综合输入，逻辑综合输出又能够是逻辑模拟和自动版图设计输入，版图设计结果则是版图验证输入。,ICCAD,系统介入了包含系统功效设计、逻辑和电路设计以及版图设计等在内集成电路设计各个步骤,集成电路设计的CAD系统的讲解,第4页,主要内容,系统描述及模拟,综合,逻辑模拟,电路模拟,时序分析,版图设计,CAD,工具,计算机辅助测试技术,器件模拟和工艺模拟,集成电路设计的CAD系统的讲解,第5页,系统描述与模拟：,VHDL,语言及模拟,VHDL,语言出现背景,一个硬件描述语言,（,hardware description language,）,广义地说，描述电子实体语言：逻辑图，电路图,大规模电路,出现:逻辑图、布尔方程不太适用,需要在更高层次上描述系统,出现各种,HDL,语言，为便于信息交换和维护，出现工业标准,集成电路设计的CAD系统的讲解,第6页,通常指高层设计阶段描述硬件,HDL,语言特点,抽象地进行行为描述,结构化语言：能够描述电子实体结构,多层次混合描述,既可被模拟，又可被综合,能提供,VHDL,模拟器企业：,Cadence、Mentor Graphics、Viewlogic、Synopsys,等大型,EDA,企业和,CLSI、Model-Technology、Vantage,等专门企业,Verilog,集成电路设计的CAD系统的讲解,第7页,VHDL语言,基本概念：描述硬件电路，能够抽象地表示电路行为和结构（完成什么功效，怎样组成）,作用：,对,IC,设计，支持从系统级到门和器件级电路描述，并含有在不一样设计层次上模拟验证机制,可作为综合软件输入语言，支持电路描述由高层向低层转换,建模机制、模拟算法、模拟环境,集成电路设计的CAD系统的讲解,第8页,建模机制,基本结构,行为描述,结构描述,集成电路设计的CAD系统的讲解,第9页,VHDL语言建模机制 基本结构,一个硬件单元在,VHDL,中看作一个设计实体,实体外观,实体说明,：,实体命名，实体与外部环境接口描述，,未包括其内部行为及结构,实体功效,在,结构体,中实现,结构体：实体输入-输出关系，实体结构和行为描述,对应一个实体说明能够有多个结构体，不一样实现方案,集成电路设计的CAD系统的讲解,第10页,集成电路设计的CAD系统的讲解,第11页,功效描述：,行为描述,数据流描述,结构描述,混合描述,集成电路设计的CAD系统的讲解,第12页,Architecture behavioral of half _adder is,行为描述：描述外部行为,begin,process,SUM=A+B;,CO=A and B;,wait on A,B;,end process;,end behavioral;,Architecture behavioral of half _adder is,数据流描述，未包括详细结构,begin,SUM=A+B;,CO=A and B;,end behavioral;,集成电路设计的CAD系统的讲解,第13页,Architecture behavioral of half _adder is,component XOR,元件外观说明（表示符号，与实体不一样）,port(,I1:in std_logic,I2:in std_logic,O1:out std_logic);,end component;,component AND2,port(,I1:in std_logic,I2:in std_logic,O1:out_ std_logic);,end component;,begin,U1:XOR port map(A,B,SUM);,元件引用，生成例元 (标号：元件名,端口映射),U2:AND2 port map(A,B,CO);,end behavioral;,集成电路设计的CAD系统的讲解,第14页,VHDL,语言建模机制行为描述,电子实体中,行为：,反应信号改变、组合和传输,行为特点是信号延迟和并行性,VHDL,中描述行为基本单位是,进程，由进程语句描述。,集成电路设计的CAD系统的讲解,第15页,进程之间是,并行,，进程内部是次序 执行。进程语句本身由一系列次序语句组成，次序语句发生在该进程被激活同一时刻,集成电路设计的CAD系统的讲解,第16页,信号：各进程之间通信，数据通路。信号状态可能影响与信号相关进程状态,信号赋值：,模拟周期：在时刻,t，,从 一些信号更新、若干进程被激活到进程被挂起,信号在一个模拟周期完成求值，延迟,t,d,后更新值，,t,d,是信号延迟，也称,DELTA,延迟，在同一模拟时,刻，发生,t,t+t,d,，t+2t,d,，.,多个模拟周期,集成电路设计的CAD系统的讲解,第17页,进程并行：,每个进程仅在满足一定条件某个时刻被激活，同一时刻能够有多个进程被激活,对于串行机，模拟时钟在每个时刻停下，直到每个时刻被激活进程全被处理完,集成电路设计的CAD系统的讲解,第18页,延迟描述：反应时序，建立准确电路硬件模型,什么是延迟？,传输延迟,惯性延迟：,输入信号在指定延迟时间内保持不变，元件输出端才有响应。,进程为行为基本单元,信号作为系统进程之间数据通路,各进程并行执行,集成电路设计的CAD系统的讲解,第19页,VHDL,语言建模机制结构描述,结构描述：若干部件用信号线互连形成一个实体,部件：对某元件调用（例元）,一个结构体由若干例元互连而成,元件：某个实体某种结构，只有外观说明（元件说明语句）,一个元件说明，代表一个类型元件，是一个符号,元件调用：元件例化语句,:,结构描述中信号：连接例元，值传递,例元输出值改变会影响以此信号为输入其它例元,元件例化语句能够并行,集成电路设计的CAD系统的讲解,第20页,Architecture behavioral of half _adder is,component XOR,元件外观说明（表示符号，与实体不一样）,port(,I1:in std_logic,I2:in std_logic,O1:out std_logic);,end component;,component AND2,port(,I1:in std_logic,I2:in std_logic,O1:out_ std_logic);,end component;,begin,U1:XOR port map(A,B,SUM);,元件引用，生成例元 (标号：元件名,端口映射),U2:AND2 port map(A,B,CO);,end behavioral;,集成电路设计的CAD系统的讲解,第21页,元件配置,元件例化语句生成例元引用是元件，不是实体，实体结构中例元应该同实在实体设计相对应，进行元件配置，指出使用实体和结构体,FOR :,USE ENTITY.（结构名）,标号例元所引用元件对应于某指定库某实体和某结构体,集成电路设计的CAD系统的讲解,第22页,Architecture structural_view OF full_adder IS,Component half_adder,PORT(in1,in2:IN Std_logic;sum,carry:OUT Std_logic);,End Component;,Component or_gate,PORT(in1,in2:IN Std_logic;sum,carry:OUT Std_logic);,End Component;,Signal a,b,c:Std_logic;,说明连接元件所用内部信号,Begin,u1:half_adder PORT MAP(x,y,b,a);,u2:half_adder PORT MAP(c_in,b,sum,c);,u3:or_gate PORT MAP(c,a,c_out);,End structural_view;,集成电路设计的CAD系统的讲解,第23页,Configuration parts of full_adder IS,For structural_view,For u1,u2:half_adder,USE ENTITY WORK.half_adder(behav);,End For;,For u3:or_gate,USE ENTITY WORK.or_gate(arch1);,End For;,End For;,End parts;,实体,FULL_ADDER,配置，命名为,PARTS，,采取结构体,structural_view,作为实体,full-adder,结构体，该结构体中例化两个元件,u1，u2,采取实体,half-adder，,结构体,behav,起源于,WORK,库，,u3,采取实体,or-gate，,结构体,arch1,起源于,WORK,库,集成电路设计的CAD系统的讲解,第24页,VHDL语言模拟算法,面向事件模拟算法：同一时刻活跃信号占全部信号15%，为提升效率，仅对发生事件信号进行计算，对于不发生事件信号则不进行计算,几个概念,什么是事件？信号逻辑值发生改变,动态全局事件表：,统计信号事件和时间事件，可更新。,信号事件：信号驱动产生事件；,时间事件：进程因为等候时间条件而挂起事件,激活进程：与电路中某改变信号相关进程，对应信号称为敏感信号。,进程能够被敏感信号、等候时间、激活条件激活。,集成电路设计的CAD系统的讲解,第25页,用户：语言输入，模拟器模拟,集成电路设计的CAD系统的讲解,第26页,综合,概念：从设计高层次向低层次转换过程，是一个自动设计过程,一个教授系统,分类：,系统级综合,高级综合,RTL,级综合：行为综合（软件：,Synopsys，Ambit,）,逻辑综合,物理综合（逻辑图或电路图到版图，严格说应该是同级驱动）,集成电路设计的CAD系统的讲解,第27页,高级综合,设计算法级描述转换为,RTL,级描述,关键：分配（,ALLOCATION）,和调度（,SCHEDULING）,分配：给定性能、面积/功耗条件下，确定硬件资源：执行单元、存放器、控制器、总线等，产生数据通道,调度：确定这些结构操作次序,依据控制流图和调度中产生状态信息，利用传统,RTL/,逻辑综合技术综合出控制器部分,目标：找到代价最小硬件结构，使性能最正确,集成电路设计的CAD系统的讲解,第28页,综合过程：,输入行为描述编译,中间数据结构,数据流综合子系统、控制流综合子系统,数据通道和控制部分（,RTL,级网表）模拟验证,RTL,两级工艺映射,工艺相关结构,逻辑图自动生成,逻辑图 模拟验证,综合系统组成：编译器、模拟器、数据流综合子系统、控制流综合子系统、工艺映射系统逻辑图自动生成系统,集成电路设计的CAD系统的讲解,第29页,工艺映射：已知工艺无关结构描述、目标工艺及一组设计约束，在满足设计约束条件下，在物理域上实现同一层次结构描述。（不丢结构信息，增加工艺数据）,算法级不适用，,RTL,级（宏单元），逻辑级（标准单元或门阵单元、,FPGA、PLD,等）,集成电路设计的CAD系统的讲解,第30页,集成电路设计的CAD系统的讲解,第31页,综合中优化问题（黑箱）：资源共享、连接优化、时钟分配等,优化目标：面积、速度、功耗、可测试性,集成电路设计的CAD系统的讲解,第32页,逻辑综合,概念：,由给定逻辑功效和性能要求，在一个包含许多结构、功效、性能已知逻辑元件逻辑单元库支持下，确定出由一定逻辑单元组成逻辑结构,输入：逻辑设计描述；输出：逻辑网表或逻辑图,集成电路设计的CAD系统的讲解,第33页,综合过程：,1.设计描述,2.设计编译,3.,逻辑化简和优化：完成,逻辑结构生成与优化,，满足系统逻辑功效要求。,4.利用给定逻辑单元库进行工艺映射，对生成逻辑网络进行元件配置，进而估算速度、面积、功耗，进行逻辑结构,性能优化,5.得到逻辑网表,集成电路设计的CAD系统的讲解,第34页,综合中优化问题（黑箱）：,优化目标：面积、速度、功耗、可测试性,可综合输入描述：,VHDL、Verilog、HardwareC,集成电路设计的CAD系统的讲解,第35页,逻辑模拟,逻辑模拟基本概念：将逻辑设计输入到计算机，用软件方法形成硬件模型，给定输入波形，利用模型算出各节点和输出端波形，判断正确否,主要作用：验证逻辑功效和时序正确性,分类：依据所模拟逻辑单元规模大小,存放器传输级模拟：总体操作正确性,功效块级模拟：加法器、计数器、存放器等,门级模拟：基本逻辑单元：门、触发器等,开关级模拟：晶体管：后仿真,主要介绍功效块级和门级逻辑模拟,集成电路设计的CAD系统的讲解,第36页,几个概念,什么是逻辑功效？输入和输出之间逻辑关系，不考虑与时间关系。举例：,什么是时序？考虑与时间关系，输入和输出之 间与时间相关系,组合逻辑和时序逻辑,组合逻辑：输出只决定于同一时刻各输入状态组合，与以前状态无关,特点：输入与输出间无反馈路径；电路中无记忆单元,时序逻辑电路：输出与输入状态相关，还与系统原先状态相关,特点：输入与输出间有反馈路径；电路中有记忆单元,集成电路设计的CAD系统的讲解,第37页,逻辑模拟（续）,设计输入方法：逻辑综合结果；原理图输入；逻辑描述语言,主要作用：,验证逻辑功效正确性，真值表（,first-step,）,延迟模拟：时序正确性，预先检验是否有尖峰、竞争冒险现象(,second step),竞争冒险：,从门输入到输出存在延迟，不一样门延迟不一样，不一样通路上延迟不一样，引发电路出现错误输出,举例：,两个路径在不一样时刻抵达：竞争；输出干扰脉冲：冒险,主要步骤：逻辑模拟模型、设计输入、模拟算法,集成电路设计的CAD系统的讲解,第38页,逻辑模拟模型,元件延迟模型和信号模型,元件延迟模型：检验时序关系、反应竞争和冒险等现象；调用门单元中已含有不一样延迟模型信息,零延迟：检验逻辑关系正确性，组合逻辑和同时时序,单位延迟：逻辑关系正确性,指定延迟：不一样元件或不一样元件类型指定不一样延迟；指定上升、下降时间；尖峰分析,最大-最小延迟：分析竞争,惯性延迟：可抑制尖峰,连线延迟：加到门延迟中；门之间加入延迟元件等,集成电路设计的CAD系统的讲解,第39页,集成电路设计的CAD系统的讲解,第40页,不一样要求逻辑模拟调用不一样延迟信息,快速模拟：验证逻辑功效,单位延迟,指定延迟,最大或最小延迟,详细模拟：检验竞争冒险等情况,双延迟模型,集成电路设计的CAD系统的讲解,第41页,逻辑模拟模型（续）,信号模型：逻辑模拟中信号逻辑值和信号强度,信号值:,实际电路，逻辑状态是0和1,在逻辑模拟中为了反应信号状态过渡过程，模拟出竞争冒险，引入新状态值,三值模拟,0，1，,（,不定态：记忆元件等未指定初始态、不可预测振荡态、无关态等）,真值表,检测静态冒险,（静态0冒险和1冒险）,不能检测动态冒险,集成电路设计的CAD系统的讲解,第42页,逻辑模拟模型（续）,四值模拟,0，1，,，,Z（,高阻态：信号与其源断开后状态，如单向开关）,真值表,五值模拟、八值模拟等，但逻辑状态过多，模拟速度变慢,集成电路设计的CAD系统的讲解,第43页,逻辑模拟模型（续）,信号强度：处理线连逻辑关系：多个元件输出信号线直接相连，聚集点与信号关系,信号强度：信号驱动能力，高强度信号占优势。,假如强度相等信号值不一样，线连点强度不变，信号值未知。,集成电路设计的CAD系统的讲解,第44页,逻辑描述,逻辑图输入：复杂电路（专门输入编辑工具）,对综合得到逻辑网表能够直接模拟,逻辑描述语言：不一样逻辑模拟器不一样,不一样设计层次不一样,门级逻辑描述：逻辑详细细节，门、触发器等逻辑元件及其相互连接,逻辑元件描述：类型、功效、延迟、负载等,连接关系：线路图,能够嵌套，反应层次关系,集成电路设计的CAD系统的讲解,第45页,以GFLS系统描述语言为例，,NOT：A1(A),B1=(B),NAND：AB1=(A，B1),BA1=(B，A1),X=AXB(AB1，BA1),集成电路设计的CAD系统的讲解,第46页,逻辑模拟算法,编译方式和表格驱动方式,编译方式,将逻辑电路编译转换成一组指令代码。元件按功效,编成子程序，按相互间连接关系以一定次序将子程,序连成总可执行程序。,元件计算次序编排,输入端为0级，元件级数等于全部前级元件最大级数加1；,不考虑延迟，只能模拟组合逻辑电路和可忽略竞争冒险同时时序电路,集成电路设计的CAD系统的讲解,第47页,逻辑模拟算法（续）,表格驱动方式,将逻辑电路转换成表格：电路描述表、元件类型表；,元件扇入扇出表、信号线表,考虑延迟，可模拟异步时序,采取面向事件模拟：与,VHDL,模拟算法类似，信号驱动是元件,对于较大规模电路：,高速逻辑模拟器：软件硬件化，并行处理，模拟速度提升,1000倍,集成电路设计的CAD系统的讲解,第48页,电路模拟,电路设计：依据电路性能确定电路结构和元件参数，,没有自动设计软件,设计人员依据电路性能要求，初步确定电路结构和元件参数，利用电路模拟软件进行模拟分析，判断修改,电路模拟：,依据电路拓扑结构和元件参数将电路问题转换成适当数学方程并求解，依据计算结果检验电路设计正确性,模拟对象：元件,优点：,不需实际元件、可作各种模拟甚至破坏性模拟,集成电路设计的CAD系统的讲解,第49页,电路模拟（续）,在集成电路设计中起作用：,版图设计前电路设计，确保电路正确(包含电路结构和元件参数),有单元库支持：单元事先经过电路模拟,无单元库支持全定制设计：由底向上，首先对单元门电路进行电路设计、电路模拟，依此进行版图设计，直至整个电路,后仿真：考虑了寄生参数，由电路模拟预测电路性能,经典软件：,SPICE、HSPICE,集成电路设计的CAD系统的讲解,第50页,以,SPICE,为例,电路模拟基本功效,软件基本结构,电路描述,集成电路设计的CAD系统的讲解,第51页,电路模拟基本功效,可处理元器件：,电阻、电容、电感、互感、独立电流源、电压源、传输线、四种受控源、四种器件（二极管、双极管、结型场效应管、,MOS）,等,可完成分析功效：,直流分析：经典是求解直流转移特征(.,DC)，,输入加扫描电压或电流，求输出和其它节点（元件连接处）电压或支路电流；还有.,TF、.OP、.SENSE,交流分析(.,AC),：以频率为变量，在不一样频率上求出稳态下输出和其它节点电压或支路电流幅值和相位。噪声分析和失真分析,集成电路设计的CAD系统的讲解,第52页,瞬态分析(.,TRAN,)：以时间为变量，输入加随时间改变信号，计算输出和其节点电压或支路电流瞬态值。,温度特征分析(.,TEMP,)：不一样温度下进行上述分析，求出电路温度特征,电路模拟软件基本结构,五部分组成：输入处理、元器件模型处理、建立电路方程、方程求解和输出处理,集成电路设计的CAD系统的讲解,第53页,电路模拟软件基本结构,输入处理：主要完成对输入文件进行编译，词法语法检验、存放输入数据、其它（元件预处理等）,模型处理：元器件数学模型：用数学公式描述器件电流电压特征、与物理参数和工艺参数关系,主要是非线性元件模型：如,MOS、BJT、,二极管等,这些模型编入模型库，可调用；也可自行定义后加,入模型库,电路模拟精度：模型精度、参数选取,集成电路设计的CAD系统的讲解,第54页,电路模拟软件基本结构（续）,建立电路方程,依据电路结构、元件参数、分析要求，建立方程,依据基本原理是欧姆定律和基尔霍夫定律（解释）,建立方法很多，以节点法为例,方程求解,数值解法：线性代数方程组解法、非线性方程组解法、,常微分方程组解法,线性电路直流分析：选主元高斯消去法或,LU,分解法,非线性电路直流分析：对非线性元件进行线性化处理，,迭代方法,交流分析：线性电路、非线性电路，处理同上,瞬态分析：常微分方程组，经过数值积分转换,输出处理：,选择输出内容和输出方式（表格和曲线）,集成电路设计的CAD系统的讲解,第55页,电路描述,较大规模电路，普通用,电路图输入,，对应编译程序转换为电路描述语言再进行模拟。,电路描述语言,：描述电路结构、元件参数、器件模型、电路运行环境、分析类型和输出要求等,电路描述前首先要画好电路图，节点编号（接地节点零号，其它正整数）,SPICE,描述语言：,电路拓扑（网表）,采取模型（元件属性）,仿真内容控制,集成电路设计的CAD系统的讲解,第56页,电路描述举例,CMOS INVERTER DC TRANS.CHARACTERISTICS,VCC 2 0 5,VIN 1 0,M1 3 1 2 2 MOD1 L=2U W=18U,M2 3 1 0 0 MOD2 L=2U W=10U,.MODEL MOD1 PMOS LEVEL=3 VTO=,1 NSUB=2E15 UO=166,.MODEL MOD2 NMOS LEVEL=3 VTO=1 NSUB=2E15 UO=550,.DC VIN 0 5 0.1,.PLOT DC V(3),.END,元件语句：,元件名 与之相连节点号（,D，G，S，G）,元件参数(模型名，模型语句与元件语句分开),集成电路设计的CAD系统的讲解,第57页,相比与SPICE，HSPICE特点,快速收敛；,具有多种精确器件模型；,采取层次化方法命名节点；,可认为多种分析类型输出波形图；,可以依据电路性能要求和测量数据进行参数优化，自动产生模型参数和元器件值；,具有良好建立单元库功能；,可以进行统计容差分析，分析元件及模型参数变化对电路性能影响；,允许Monto-Carlo分析，支持最坏情况(worse-case)设计,集成电路设计的CAD系统的讲解,第58页,PSPICE,特点,允许用户改变内建器件模型,模拟,A/D D/A,灵活,MC,模拟,集成电路设计的CAD系统的讲解,第59页,作业：,1.试述面向事件模拟算法基本思绪。,2.列出逻辑模拟中主要延迟模型，并给出简单说明。,3.用,SPICE,模拟软件模拟一个,E/D NMOS,反相器直流输出特征，请写出对应输入文件。,集成电路设计的CAD系统的讲解,第60页,时序分析,逻辑模拟基本单元是门或功效块，一定程度上反应竞争、冒险等现象，模拟速度比SPICE快三个量级，但精度不够，各节点电流、电压不知,电路模拟基本单元是晶体管、电阻、电容等元器件，能够较准确地取得电路中各节点电压或电流，但对于较大电路，很多迭代求解需要很大存放空间和很长计算时间,时序分析介于二者之间，可提供详细波形和时序关系，比SPICE快二个量级，精度低10%，但比带延迟逻辑模拟要高得多,集成电路设计的CAD系统的讲解,第61页,器件级时序分析：,基本原理：简化了器件模型，采取查表技术，关键电学量与工作条件关系以表格形式反应,算法上：单步迭代，不求解联立方程，超松弛牛顿迭代法加速收敛,混合模拟：结合三者特点，对影响电路性能关键部分进行电路模拟，其它部分用逻辑模拟和时序分析,集成电路设计的CAD系统的讲解,第62页,版图设计CAD工具,版图设计：,依据电路功效和性能要求及工艺限制（线宽、间距等），设计掩膜版图,输入：能够是原理图、网表；能够直接编辑版图,输出：版图,版图设计主要性：,电路功效和性能物理实现,尺寸减小后，连线延迟直接决定芯片速度。布线方案、从而布局方案很主要 芯片面积、速度,集成电路设计的CAD系统的讲解,第63页,版图设计目标：,连线全部实现，芯片面积最小，性能优化（连线总延迟最小）,CAD,工具分类（按工作方式分）：自动设计、半自动设计、人工设计；版图验证与检验,用大多是启发式算法,集成电路设计的CAD系统的讲解,第64页,版图自动设计,概念：经过CAD软件，将逻辑描述自动转换成版图描述,成熟自动版图设计包含基于门阵列、标准单元、PLA布图系统，BBL布图系统也在发展中,经典IC CAD软件，如Cadence、Mentor、Compass、Panda等设计系统中都有自动版图设计功效,集成电路设计的CAD系统的讲解,第65页,自动版图设计过程,集成电路设计的CAD系统的讲解,第66页,自动版图设计过程（续）,逻辑划分,概念：功效划分,标准：功效块面积和端子数满足要求，使功效块数目或总外连接数最小,基本思想：连接度大元件放在同一功效块中,划分算法：简单连接度法、分配法、,Lin,法等,集成电路设计的CAD系统的讲解,第67页,布局规划,布局规划：依据电路网表、预计芯片大致面积和形状、各功效块大致形状面积、功效块数目、输入/输出数目等，对设计电路进行,物理划分和预布局,。先进行初始规划（,initialize floorplan），,产生输入/输出行，单元区行以及布线网格等，然后进行行调整、芯片面积调整、布线网格调整，并进行预布局，初步确定各功效块形状面积及相对位置、,I/O,位置以及芯片形状尺寸，而且能够从总体上考虑电源、地线、数据通道分布（,datapath plan）,集成电路设计的CAD系统的讲解,第68页,自动布局,布局概念：,按电路功效、性能、几何要求，放置各部件,目标：,芯片面积最小、性能优化,过程：,初始布局、布局迭代改进,初始布局：单元选择：与已安置单元连接度最大单元；向前看,U,步,单元安置：选择与已安置单元距离最短位置作为选出单元安置位置,（连线长度计算方法：,最小生成树；最小斯坦纳树；最小链；最小矩形半周长）,布局迭代：选择一个单元或单元集，将位置与候选位置交换，对新布局计算判断,判断标准：连线总长度、布线均匀性,集成电路设计的CAD系统的讲解,第69页,自动布线,概念：满足工艺规则、布线层数限制、线宽、线间距限制和各线网可靠绝缘等，依据电路连接关系进行连线，100%连通，使芯片面积最小,布线质量评价：,布通率100%,布线面积最小,布线总长度最小,通孔数少（解释）,布线均匀,集成电路设计的CAD系统的讲解,第70页,布线算法,面向线网算法：,先定线网布线次序，每次布一个线网，到达当前最优或准优,问题：存放量大，难以布线网多、布线密度大情况,线网定序法：短线法、干扰度法,经典布线算法：李氏法、线探索法等（解释）,面向布线区算法：,并行算法，整体规划，在布线区到达总体最优或准优；但对通道形状有一定要求，适应性较差,过程：,总体布线：通道划分和线网分配,线网分配：依据通道容量、布线密度；,详细布线（通道布线）：对分配到通道区底 线网确定在通道区详细位置,集成电路设计的CAD系统的讲解,第71页,自动设计很大程度上受限于近似算法与版图结构,可作人工调整：未布单元、线、布线过密处,可作压缩处理,布局布线算法发展,时延驱动算法,0.8微米工艺：连线延迟与门延迟已经相当,对深亚微米电路，布图优化目标由芯片面积最小，调整到连线总延迟最小，性能优化，布图中引入时延模型、时延分析：,多层布线算法,集成电路设计的CAD系统的讲解,第72页,版图半自动设计：符号式版图设计,用符号进行版图输入，经过自动转换程序转换（压缩功效）；可不考虑设计规则,版图人工设计,用于底层单元设计、单元库单元设计、模拟电路设计等方面,进行版图输入编辑，考虑设计规则,集成电路设计的CAD系统的讲解,第73页,版图检验与验证,原因：人工介入、版图引入物理原因,包含：DRC、ERC、LVS、后仿真,集成电路设计的CAD系统的讲解,第74页,版图检验与验证（续）,DRC：,设计规则检验（最小线宽、最小图形间距、最小接触孔尺寸、栅和源漏区最小交叠等）,实现：经过图形计算（线和线间距离计算）,DRC,软件,用户：编写,DRC,文件，给出设计规则,ERC：,检验电学规则，检测出没有电路意义连接错误，（短路、开路、孤立布线、非法器件等），介于设计规则与行为级分析之间，不包括电路行为,实现：提取版图网表，,ERC,软件,网表提取工具：逻辑连接复原,集成电路设计的CAD系统的讲解,第75页,版图检验与验证（续）,LVS：,网表一致性检验,概念：从版图提取出电路网表与从原理图得到网表进行比较，检验二者是否一致。,作用与特点：主要用于确保进行电路功效和性能验证之前防止物理设计错误。,能够检验出,ERC,无法检验出设计错误，也能够实现错误定位,实现：网表提取，,LVS,软件,集成电路设计的CAD系统的讲解,第76页,版图检验与验证（续）,后仿真：,考虑版图引入寄生量影响，进行后仿真，确保版图能满足电路功效和性能要求,后仿真对象,参数提取程序提取出实际版图参数和寄生电阻、寄生电容等寄生参数，深入生成带寄生参数器件级网表,提取得到寄生参数文件和单元延迟文件结合，经过延迟计算器生成一个延迟文件，把该延迟文件反标（,back-annotation）,到网表中,经过参数提取直接得到一个与路径延迟相关延迟文件，进行反标,集成电路设计的CAD系统的讲解,第77页,后仿真（续）,软件支持：,数字电路,对提取出带寄生参数器件级网表进行开关级模拟或,SPICE,模拟实现；,大规模电路，用时序分析找到关键路径，对关键路径进行,SPICE,模拟；,由提取得到延迟文件反标到门级网表，进行对应仿真（如,Verilog,门级仿真等）。,模拟电路,SPICE,模拟提取出带寄生量器件级网表,集成电路设计的CAD系统的讲解,第78页,制版,专用制版设备：光学图形发生器、电子束制版机,基本原理：,光学图形发生器：光阑位置和尺寸可变，普通是矩形，作用在涂胶铬版上；版图图形分割成矩形，并进行排序，这些数据控制光阑尺寸和位置改变,电子束制版机：控制电子束扫描进行暴光,制版分辨率高，适合小尺寸电路制版,CAD,软件生成版图数据需经过一定接口程序转换成制版设备输入格式，才能用于制版,集成电路设计的CAD系统的讲解,第79页,版图数据交换格式,通用格式：,GDSII、CIF、EDIF,GDSII：,二进制流，占空间少，但可读性差,CIF：,可读性强，用文本命令表示掩膜分层和图形，有图样调用功效，可进行层次性描述。举例：,L CP,B,长 宽 中心点 方向,B 60 25 30 40 1 1；,集成电路设计的CAD系统的讲解,第80页,器件模拟,集成电路基础是器件，但当前不能从电学性能和工艺水平自动设计器件，只能进行模拟分析,器件模拟概念：,给定器件结构和掺杂分布，采取数值方法直接求解器件基本方程，得到,DC、AC、,瞬态特征和一些电学参数,器件模拟作用：,结构、工艺参数对器件性能影响性能预测,物理机制研究：分析无法或难以测量器件性能,可为,SPICE,模拟提供模型参数,与工艺模拟集成可直接分析工艺条件对器件性能影响,集成电路设计的CAD系统的讲解,第81页,器件模拟,软件支持：一维、二维、三维,TMA MEDICI、SILVACO、ISE、CADDETH、PISCES、DAVANCI,以,MEDICI,为例,基本原理,基本方程：泊松方程、电子和空穴连续性方程、热扩散方程、电子和空穴漂移/扩散方程（能量输运方程）;求解基本量：,N,P,Tn,Tp,T,偏微分方程，进行离散化，网格划分（影响精度和速度）;离散后得到非线性方程组，用,Newton,法、,Gummel,法等方法求解,所用模型,集成电路设计的CAD系统的讲解,第82页,器件模拟,基本功效,可处理器件类型：二极管、,BJT、MOS、,多层结构、光电器件、可编程器件等,可模拟材料：各种，不限于硅、二氧化硅,可完成电学分析：,DC、AC、,瞬态、热载流子、光电等等,可取得电学特征和电参数,端特征：,I-V；,电容-,V,等,内部特征：浓度分布、电势电场分布等,电参数：阈值电压、亚阈斜率、薄层电阻等,集成电路设计的CAD系统的讲解,第83页,器件模拟,输入文件,用户与软件接口,器件结构（包含电极）,材料,掺杂,选取模型与算法,计算内容,输出,举例,集成电路设计的CAD系统的讲解,第84页,集成电路设计的CAD系统的讲解,第85页,集成电路设计的CAD系统的讲解,第86页,集成电路设计的CAD系统的讲解,第87页,集成电路设计的CAD系统的讲解,第88页,工艺模拟,试验流片来确定工艺参数，周期长，成本高，工艺模拟可改进这一问题,工艺模拟概念：,对工艺过程建立数学模型，在一些已知工艺参数情况下，对工艺过程进行数值求解，计算经过该工序后,杂质浓度分布,、,结构特征改变,（厚度和宽度改变）或,应力改变,（氧化、薄膜淀积、热过程等引发）。,作用,优化工艺流程、工艺条件；,预测工艺参数改变对工艺结果影响,缩短加工周期，提升成品率,软件支持：,SUPREM；SUPREM-IV：,二维,集成电路设计的CAD系统的讲解,第89页,工艺模拟,基本内容,可处理工艺过程：离子注入、预淀积、氧化、扩散、外延、低温淀积、光刻、腐蚀等,高温过程：杂质分布；氧化、外延还需考虑厚度改变、界面移动,非高温过程：结构改变，（除离子注入）,可处理多层结构，可处理材料：单晶硅、多晶硅、二氧化硅、氮化硅、氮化氧硅、钛及钛硅化物、钨及钨硅化物、光刻胶、铝等,可掺杂杂质：硼、磷、砷、锑、镓、铟、铝,工艺模型,输出：厚度、杂质分布、电参数（薄层电阻、电导率等）,集成电路设计的CAD系统的讲解,第90页,工艺模拟,输入文件,结构说明语句,参数语句,工序语句,算法语句,输出语句,注释语句,举例,集成电路设计的CAD系统的讲解,第91页,集成电路设计的CAD系统的讲解,第92页,集成电路设计的CAD系统的讲解,第93页,集成电路设计的CAD系统的讲解,第94页,IC CAT技术,测试目标：加工过程中电路筛选，用户验收,产生错误原因：,芯片加工过程中物理故障（信号线开路、短路）,使用条件或环境引发故障（器件老化、环境温度、湿度改变或光、射线等干扰）,故障处理,冗余技术,故障检测和定位：经过加测试向量，观察输出结果，判断,集成电路设计的CAD系统的讲解,第95页,测试问题：测试向量生成、故障诊疗（检测和定位）、可测性设计,在建立故障模型基础上，生成测试向量 利用故障模拟器，计算测试向量故障覆盖率，依据取得故障辞典进行故障定位,对于一些难测故障进行可测性设计，使测试生成和故障诊疗比较轻易实现，,集成电路设计的CAD系统的讲解,第96页,故障模型,固定型：元件某个输入、输出端被固定在逻辑0(,s-a-0),或逻辑1(,s-a-1)，,不改变拓扑,桥接故障：短路，可能改变逻辑关系,开路故障,假如固定型故障覆盖率到达90%以上，测试向量集可用于检测其它类型故障。,经典测试向量自动生成系统几乎都是采取固定型故障模型。,集成电路设计的CAD系统的讲