锁相环在全控制整流桥中的应用.doc

目 录
一 引言 1
1.1 课题的意义、内容和目的 1
1.2 国内外发展状况、指导思想及本设计中存在的主要的技术问题 1
二 设计原理和方案选择 3
2.1 设计原理 3
2.2 设计方案的选择 3
2.3 核心器件的选择 3
三 系统的总体设计与原理 5
3.1 系统综述 5
3.2 系统的构成 5
3.3 系统的工作原理及分析 6
3.4 部分单元的设计思想及方法 9
四 试验结果 12
五 结束语 13
谢 辞 13
参考文献 15

14

一 引言
1.1 课题的意义、内容和目的
晶闸管电力变流技术的核心控制技术是触发电路,它要求触发电路的可靠性高,对称性好.早期的分离元件构成的触发电路,由于元件参数的分散性，同步电压波形畸变都会导致三相触发电路中各个触发器的移相特性不一致,对称性、可靠性差,调试困难,现已逐步被淘汰.一些升级换代的计算机产品靠本身晶振构成的时钟决定触发角,机内时钟不能与工频电源同步,所以当工频电源频率有波动时必然产生触发误差,虽对触发精度影响不是很大,但属于原理性误差,应设法消除。
三相全控桥可控硅整流系统的触发电路，一般采用同步信号为正弦波触发，或同步信号为锯齿波触发电路等形式，其同步环节需要同步变压器，而且同步变压器还要有一定的绕组方式。此外这种触发电路也比较复杂，成本较高，而且调试也比较麻烦。应用运算放大器、锁相环、脉冲分配器等构成的集成电路，可以完成可控硅同步触发电路的功能，并且电路简单，性能稳定，调试方便。
锁相环路具有稳定被控振荡器的输出频率和相位、使之与外来的信号同步的功能。将锁相环路应用在可控硅触发电路上，就是以某一线电压（相电压）为基准，锁定被控振荡器输出脉冲，使之在某一频率和相位上与这一基准电压同步，再由脉冲分配器按一定的顺序分配这一脉冲给六个触发单元。
设计方案中采用CD4046B锁相环进行锁相控制，CD4015B作为分频控制，分频得到六路脉冲，控制晶闸管得导通，从而达到设计要求，即能产生相位互差60度的触发脉冲，依次触发六个桥臂的可控硅，触发脉冲的重复频率必须与工频电网频率相同，相位与各相电压有特定的关系，即两者必须同步。
1.2 国内外发展状况、指导思想及本设计中存在的主要的技术问题
移相触发电路可广泛应用在各种控制电路中，但传统的模拟多相触发电路存在着电路复杂， 线性差，精度低等缺点。单结晶体管组成的触发电路产生窄脉冲，输出功率小，不能很好的满足电感性或反电动势负载的需要，移相范围也受到限制。在要求较高、功率较大的晶闸管装置中，大多采用晶体管组成的出发电路，其中，最常用的是同步信号为正弦波移相和锯齿波移相触发电路两种。而正弦波移相触发电路由于同步电压直接受电网的波动及干扰影响较大，特别是电源电压波形畸变时，导致整个装置工作不稳定。正弦波移相理论上分析移相范围可达0到180度。实际上由于正弦波顶部平坦与移相电压交点不明确而无法正常工作。锯齿波同步移相触发电路，不直接受电网波动与波形畸变的影响，移相范围宽，克服了正弦波移相的缺点，因此得到广泛应用。近年来集成触发器已得到广泛的应用，它比分立元件体积小、可靠性高，调试使用方便。对于三相可控整流装置，触发电路与主电路的同步是很重要的，通常是通过同步变压器的不同连接来获得所要求相位的同步信号电压。
三相全控整流的关键是触发电路，而一般的触发电路总会出现相位上的误差，本设计采用数字锁相环控制的方法实现触发六路脉冲的同步，以达到控制的要求。鉴相器、低通滤波器、振荡器以及分频器构成锁相环触发电路，三相电压经同步控制与锁相环的输出保持同步以达到输出准确的触发脉冲，控制三相全控整流电路。
由于锁相技术的应用，使得该触发装置输出的触发脉冲具有高对称性、均衡性，克服了KC、KJ系列同类产品的诸多缺点，大大减少了对电网的谐波干扰。
本设计采用数字锁相环控制技术，使得输出相位以及频率跟踪输入的变化，从而保证了输入输出的同步，而移相环节是通过与电网同步的锯齿波与一固定的线电压进行比较，使其在0到180度之间可调，从而控制其移相。
在实际的设计过程中，同步控制、锁相控制以及分频器的构成成为了设计中首要解决的问题，为了要解决这些问题，必须对模拟电路、数字电路进行认真的研究及分析，从而设计出合理的电路。

二 设计原理和方案选择
2.1 设计原理
设计中要产生六路相位依次相差60度的双窄脉冲，依次控制触发六个晶闸管导通。对触发电路的要求是：与主电路同步，能平稳移相且有足够的移相范围，脉冲前沿必须陡且有足够的幅值与脉宽，稳定性和抗干扰性好等。采用以下方案，如框图2-1所示：采用锯齿波同步移相触发，首先是同步控制环节，用与工频电网频率相同的单相电源，通过电容的充放电原理，产生与之同步的锯齿波，实现初步的相位和频率的同步。使得同步信号不受外界电网波动和畸变的影响。然后是移相环节，同步控制环节产生的相位和频率同步的锯齿波用来与后面的一给定电压进行比较，这样移相的特点是使得同步信号能在0到180度之间大范围移相。比较器输出产生的方波作为锁相控制环节的输入，进一步通过锁相环进行锁定频率和相位，使得相位和频率严格同步，再经过分频器进行分频产生六路脉冲。

分频控制
锁相控制
单相电源
三相
全控
整流
桥
移相控制
同
步
控
制

图2-1 电路设计的原理框图

2.2 设计方案的选择
传统的触发电路需多相同步信号，容易受电网波形畸变和频率波动的影响，其输出脉冲不能确保三相平衡及各相正负半波对称。在实际生产中，几乎不可能使各相可控硅触发电路的参数、性能保持一致，一般只能通过挑选元件和精心调试，使其相近。因此，使用这种触发电路的装置，其触发板的互换性差，调试麻烦，维护工作量大，故障率高。为克服装置的这些缺点，本设计利用锁相技术的模拟、数字触发器，属于单通道型数字电路，只需单相同步信号，所用元器件不用特殊精选，电路工作状态便能自动确定，无需调整，既有线路简单、分辨率高，与外部信号连接灵活容易的移相触发器的长处，又有各相之间移相均匀、长期稳定性优异的数字触发器的特点。另外，它既可单独应用在一般的设备中，又可受控于微处理器应用在程控设备中。其触发不对称度可做到±0.5度左右，具有很高的性能价格比。
2.3 核心器件的选择
设计中最为重要的一部分就是锁相环的选择与应用。锁相环是指一种电路或者模块，锁相环有很多种类,可以是数字的也可以是模拟的也可以是混合的,可以用于恢复载波，也可以用于恢复基带信号时钟。锁相环是一个负反馈环路结构。
本设计锁相环采用CD4046B，是微功率集成数字锁相环，其主要由相位比较器（PC）、压控振荡器（VCO）、低通滤波器三部分组成，如图2-2所示。
压控振荡器的输出接至相位比较器的一个输入端，其输出频率的高低取决于低通滤波器上建立起来的平均电压的大小。施加于相位比较器另一个输入端的外部输入信号和来自压控振荡器的输出信号相比较，比较结果产生的误差输出电压正比于和两个信号的相位差，然后经过低通滤波器滤除高频成分后，得到一个平均值电压。这个平均值电压朝着减小压控振荡器的输出频率和输入频率之差的方向变化，直至压控振荡器的输出频率和输入信号频率获得一致。这时两个信号的频率相同，两相位差保持恒定（即同步）称作相位锁定。

输入信号Ui
误差电压U1
控制电压Ud
输出信号U0
比较信号Y0
相位比较器
低通滤波器
压控振荡器

图2-2 锁相环的构成

当锁相环入锁时，压控振荡器还具有“捕捉”信号的能力，VCO可在某一范围内自动跟踪输入信号的变化，如果输入信号频率在锁相环的捕捉范围内发生变化，锁相环则能捕捉到输人信号频率，并强迫VCO锁定在这个频率上（即负反馈环的作用）。
锁相环应用非常灵活，如果输入信号频率不等于VCO输出信号频率，而要求两者保持一定的关系，例如比例关系或差值关系，则可以在外部加入一个运算器，以满足不同工作的需要。过去的锁相环多采用分立元件和模拟电路构成，现在常使用集成电路的锁相环，CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V－18V），输入阻抗高(约100MΩ)，动态功耗小，在中心频率为10kHz下功耗仅为600μW，属微功耗器件。
设计的另一重要的过程就是分频器的选择和使用。一般的分频电路作用为合理地分割各单元的工作频段。其分频点的选择要涉及很多东西，相当的冗余。而本设计分频点相当明确，恰好可以利用前面锁相环中压控振荡器频率与相位的特点，采用移位寄存器构成环形计数器，进行六位环形计数，以达到六分频的效果。
本设计移位寄存器采用双四位静态移位寄存器CD4015B，它内部由两个完全独立的串入\并出静态移位寄存器组成，每个寄存器由四个D触发器构成，在电路中需要级联后构
成六位环形计数器后再用作分频器，级联后八个寄存器共用同一个CP脉冲，同时在各寄存器的D主从触发器输出端获取各相触发控制脉冲。

三 系统的总体设计与原理
3.1 系统综述
本系统共包括同步控制、移相控制、锁相、分频分相、脉冲形成、功率放大五个部分，其中，同步移相部分采用纯模拟电路，其余部分都是数字电路，主要部件都使用高抗干扰的CMOS集成器件。
同步环节是本设计的关键所在，采用锯齿波移相触发电路的控制方式，它保证了输出电网的频率与工频电网频率相等，并且同步控制电压不受外界电网波动的影响，从而保证了移相的稳定性及移相的范围。而移相则使用同步产生的锯齿波与来自系统调节器的相位控制信号（在本电路中采用一可调的给定电压来模拟实现）进行比较，形成相位能跟随相位控制信号的方波，从而达到稳定移相的目的。
锁相环节是本设计中一个最为关键的地方，它采用CD4046B微功率数字锁相环，既保证了输出与输入频率和相位的同步，使其锁定在一定的范围内变化，又巧妙的利用压控振荡器的输出与后面的移位寄存器构成六分频电路，使整个电路的设计简单化。
分频环节是采用一个双四位串入\并出的静态移位寄存器，通过级联后构成一个六位的环形计数器，接入前面的压控振荡器的输出端与锁相环的输入端，与前面的锁相环构成六分频电路。
脉冲形成和功率放大环节主要是指产生的六路脉冲能达到总体电路的设计要求，触发六个晶闸管的导通。即应用双窄脉冲触发的方式进行触发六路脉冲，并且触发脉冲有足够的功率和合适的幅值，一般为可触发功率的3～5倍，幅值为10～20V。
一般三相交流工频电网的幅值在380V，所以在应用的过程中还得加一个变压器，以保证同步控制环节不被烧毁。
3.2 系统的构成
设计中采用三相电源的单相电源的触发方式，即从三相中取其一相作为同步控制来分频，其系统的总体设计框图如图3-1所示。
单相交流电压经过同步环节形成与工频电网同步的锯齿波，在移相环节中与来自系统的相位控制信号进行比较，形成相位能跟随相位控制信号变化的方波信号，方波信号又作为锁相环节的输入，使得锁相环的输出相位与频率跟踪输入的变化，分频分相环与前面的锁相环共同构成了六分频电路，产生六路脉冲，然后再经过脉冲形成环节成为所要求的触发脉冲，功率放大环节用来放大脉冲功率，使其能稳定地触发控制六路晶闸管的导通。
本设计的关键在于锯齿波的形成、锁相环的应用以及六分频器的构成三个环节。其中，锯齿波的形成采用锯齿波发生器，利用电容的充放电来产生锯齿波，可调电阻控制其斜率。触发电路取电网电压作同步信号，同时利用锯齿波和控制电压比较产生移相脉冲。但是放电形成的锯齿波只在电容器充电的半周期与电网关系密切，而在关键的放电半周期却与电网无关。因此，它不会受电网电压幅值变化和波形畸变的影响。锁相环CD4046B的应用是一个新型的问题，它涉及到其内部相位比较器、低通滤波器、压控振荡器等各个单元的
理解和应用。输入信号通过相位比较器与压控振荡器的输出进行比较，比较所得的差值电压再经过低通滤波器滤除高频成分及直流成分，然后再作为压控振荡器的输入。此环节保证了输入信号的相位与频率和压控振荡器的输出相等，即实现了相位与频率的跟踪。六分

Uvco
Uoa
UT
Uk
脉冲
输出
锯齿
波发
生器
比较器
锁
相
六态分频分相
脉冲形成
功率
放大

图3-1系统的总体框图

频器的构成实质上是与前面的锁相密不可分的，它采用CD4015B双四位静态移位寄存器，首先通过级联构成六位的环形计数器，再加在前面锁相环的输出即压控振荡器的输出环节，巧妙的利用压控振荡器的输出与输入相位、频率相等这一特点构成了一个六分频器。由于它只取单相电源电压作为同步信号，三相六路脉冲由锁相环分频电路形成，因此，它也不受电网频率变化的影响，可确保各触发脉冲间距严格相等。从移相脉冲形成以后，电路工作数字化，不会受电压波动、元器件参数不一致或变化的影响。
3.3 系统的工作原理及分析
系统的总体工作原理中还包括降压变压环节，其完整电路原理图如图3-2所示。单相电源通过降压变压器降压后，接入锯齿波发生器，产生与工频电网相位同步的锯齿波，正弦波的正半周给电容充电，而负半周则放电，其充电的快慢由可调电阻决定，延时移相30度，使锯齿波与电网同步。调节P可调节锯齿波的斜率。锯齿波与来自系统调节器的相位控制信号进行比较，产生相位可调的方波，即控制触发电路的触发角α在0～180度之间移相。该方波信号作为锁相环节的输入，锁相环与后面的移位寄存器共同构成锁相分频器，锁相环保证了输入输出的相位和频率同步，而移位寄存器的引入则与前面的锁相环构成六分频，分频后脉冲的相位不变，频率为输入频率的六分之一，即在一个周期内产生了六路脉冲，并且各路脉冲相位差依次相差60度。
从图中可以看出，移位寄存器的输出端不是直接的与后面的环节相连，而是加了二极管以及反相器，这样做的好处是使得每一路脉冲连续导通两个上升沿，消除了由于触发器的连接而带来的系统上的竞争冒险。到此，六路脉冲已经完全产生，但是，为了保证触发脉冲的连续性，三相全控桥有两种触发方式，而我们采用的是双窄脉冲触发方式，上面系
统所产生的是六路单脉冲，而且各个脉冲的宽度都位60度，而我们要的窄脉冲宽度最好

图3-2 系统原理图

Ua

t

Uh

t
Uoa
t
Uvco

t
g1
t
g2

t
g3
t

g4
t
g5
t
g6
t
G1
t
G2
t
G3
t
G4
t
G5
t
G6
t

图3-3 系统的总体原理波形
在20～30度之间，根据设计要求确定为20度，所以要产生双窄脉冲，把这六路输出分别
与锁相环节压控振荡器的输出相与，产生双脉冲，再在压控振荡器的输入与与门之间接一
个微分器，则脉冲宽度可调。产生的双窄脉冲再经功率放大，便可接入三相全控整流桥各晶闸管的门极，触发导通六个晶闸管。系统的总体波形如图3-3所示。
3.4 部分单元的设计思想及方法
3.4.1 同步移相环节
同步移相环节由锯齿波发生单元及比较器构成，采用单相同步。

图3-4 同步移相环节电路图

Ut
(a）
t

Uh
(b)

t
(c)
Uk
t

Uoa
(d)
t
图3-5 移相波形图

同步信号送锯齿波发生单元,它由三极管、构成。把转换成同频率的锯齿波电压，的前沿有0.7V左右的突跳，低宽＞180度（可通过调节）。波形的这两个特点可有效地保证在0～180度移相范围内和移相电压确切相较，的斜率由P调节。其电路图如图3-4所示，波形图如图3-5所示。
由图示可知，的前沿和下降边过零时刻的距离实际就是控制角α，α越大，越滞后。
3.4.2 锁相分频环节
锁相分频环节由锁相环和移位寄存器组成，锁相环框图如图3-6所示

PC
Uvco(t)
Uvco(t)
Ui（t）
Ue(t)
Ud(t)
PLF
VCO
相位
比较
器
低通
滤波
器
压控
振荡
器

图3-6 锁相环框图

由图可知，相位比较器PC与比较输入和，输出则是与相位差成比例的电压，即
=
式中是比例系数
低通滤波器平滑，即滤去它的高频成分取出直流成分。锁相传递函数为
式中
压控振荡器的输入是，输出是，的频率与成比例，即

式中、是比例系数
把各环节的传递函数带入可得

图3-7 锁相分频电路图

因为环路增益，所以近似为

或
由此可知锁相环是一个相位自动调节的系统，调节后使得压控振荡器的输出与系统输入相位、频率相等。根据此特点，在压控振荡器的输出端引进一个分频电路，则有 ，由此接入分频器。分频器是由一个双四位的静态移位寄存器构成其内部连接图参照图2所示，级联后形成六位的环形计数器与前面的锁相环构成六路分频器。移位寄存器的CP接的是压控振荡器的输出，而锁相环的另一端输入则接六路脉冲的中一路，在CP脉冲下，每路脉冲持续两个上升沿，相位差依次为60度。由于6分频器的引入，锁相环压控振荡器的频率是输入频率的6倍，因为的频率就是同步信号即晶闸管电路主电源的频率，不论电网频率如何，这个关系被锁相环锁定不变。锁相分频电路图如图3-7所示，其波形图见总波形图3-3所示。

四 试验结果
本设计的电路在大功率三相交流调压设备中应用，效果良好。它精确的触发对称度使设备的输出功率也明显的提高，有效地降压器的噪声和对低了变电网的干扰。其运行结果表明，该电路性能可靠、灵敏度高、移相范围宽，各相触发不对称度不超过±0.5V，达到了预期的要求。

五 结束语
设计采用CD4046锁相输入，有效地跟踪了输入输出相位及频率的变化，更有前面锯齿波产生不受工频电网波动的影响，使电路工作的稳定度得到大大提高，本设计中锁相环起到了承前启后的作用，其又与后面的移位寄存器共同构成了六分频器，使整个电路的工作处于相位和频率相对稳定的状态，本设计中除了锯齿波产生环节用模拟电路设计以外，其余部分均为数字电路设计，所以，一旦确定了参数和各部分的设计方案，其电路的工作状态就不受外界电网波动的影响，处于一种较理想的状态。
本设计的需要注意的一点就是试验时必须保证三相电源有确定的相序，在新装置安装使用时，必须先测定电源的相序，按照装置要求正确连接，才能正确使用。如果电源的我相序接反了，虽然装置的主电路与同步变压器同时反相序，同步没有破环，但因主电路晶闸管的导通顺序在管子下标不变时，与原来的导通顺序正好相反。由于管子导通先后次序反了，使得原来由后相对前相补发附加脉冲变为前相对后相补发脉冲，使补发的附加脉冲变成触发脉冲，导致原来调整好的脉冲移相范围向前移，因此出现控制电压减小时输出电压仍有较大数值，控制电压增大时输出电压出现间隔为60度的两次最大值，使装置不能正常工作。

参考文献
[1] 张明勋.电力电子设备设计和应用手册.北京:机械工业出版社,1990.
[2] 邱关源.电路.大连:大连理工大学出版社,2004.
[3] 李宏, 熊光宇, 乔东升.高性能全数字化晶闸管触发器 KC168 的研制及应用[J].电气传动, 2000, (2): 58－59.
[4] 张振宇,夏超英等.基于DSP的在线式UPS锁相环设计,仪器仪表学报, 2002年,第1期, Vol23、No4, 200年6月, 374～375.
[5] 黄俊.半导体变流技术.北京:机械工业出版社,1980.
[6] 宋吉奖,牛轶霞.锁相环技术及CD4046的结构和应用[J].半导体技术,2000.
[7] 王兆安,黄俊.电力电子技术,机械工业出版社, 2000年5月第4版.
[8] 龙沪强,陈昌发等.采用注入锁定振荡器的频率相位追踪锁定环路的设计,仪器仪学报,1999年,第1期,Vol20.No1,1999年2月,68～70.
[9] Best.R.E Phase-locker loops theory,Design and Appli-cations. Mc Graw-Hill Inc New York 1992.
[10] Sarkar.B.C Nand.iM. and Chattopadhyay. s. Electronics Letters 26th.March 1992, 28(7): 605～606.