LVDS简介+V1.0.doc

LVDS简介 / V1.0

LVDS简介

文件编号
TEST-TG-HG004
版 本 号
V1.0

审批
姓名
签字
日期
编写
徐大鹏

2011-10-20
审核

批准

文件变更记录
版本
修订原因
修订内容
修订人
日 期
修订章节
修订类型
修订描述
1.0
创建所有
ALL
ALL
创建所有
徐大鹏
2011-10-20

注释：修订类型： A – 增加 M – 修改 D –删除
目 录
1 前言 4
2 引用文件 4
3 基本概念 4
4 主要内容 4
4.1 LVDS工作原理介绍 4
4.2 LVDS系统设计 5
4.2.1 PCB板 5
4.2.2 终端 6
4.2.3 未使用的管脚 6
4.2.4 媒质（电缆和连接器）选择 6
4.2.5 在噪声环境中提高可靠性设计 7
4.3 LVDS系统的测试 7
4.3.1 高速串行LVDS信号质量测试 7
4.3.2 高速互连电缆和PCB的阻抗测试 8
5 小结 8
6 附件 9

1 前言
当前，液晶显示屏普遍采用LVDS接口，我司的MMI项目中也使用到了触摸屏，这里介绍了LVDS技术的原理和应用，并讨论了在单板和系统设计中应用LVDS时的布线技巧和测试方法，给予硬件开发设计和测试人员提供参考。
2 引用文件
网络
3 基本概念
LVDS：Low Voltage Differential Signaling，低电压差分信号
4 主要内容
4.1 LVDS工作原理介绍
LVDS接口，这是一种单工方式，必要时也可使用半双工、多点配置方式，但一般在噪声较小、距离较短的情况下才适用。此技术拥有330mV的低压差分信号（250mVMIN NAND 450mVMAX），每个点到点连接的差分对由一个驱动器、互连器和接收器组成。驱动器和接收器主要完成TTL信号和LVDS信号之间的转换。互连器包含电缆、PCB上差分导线对以及匹配电阻。驱动器由一个驱动差分线对的电流源组成通常电流为3.5mA；接收器具有很高的输入阻抗，因此驱动器输出的电流大部分都流过100Ω的匹配电阻，并在接收器的输入端产生大约350mV的电压。当驱动器翻转时，它改变流经电阻的电流方向，因此产生有效的逻辑″1″和逻辑″0″状态。
不管使用的LVDS传输媒质是PCB线对还是电缆，都必须采取措施防止信号在媒质终端发生反射，同时减少电磁干扰。LVDS要求使用一个与媒质相匹配的终端电阻（100±20Ω），该电阻终止了环流信号，在PCB布线时，应该将它尽可能靠近接收器输入端放置。LVDS驱动器能以超过155.5Mbps的速度驱动双绞线对，距离超过１０ｍ。对速度的实际限制是：
① 送到驱动器的TTL数据的速度；
② 媒质的带宽性能。通常在驱动器侧使用复用器、在接收器侧使用解复用器来实现多个 TTL信道和一个LVDS信道的复用转换，以提高信号速率，降低功耗。并减少传输媒质和接口数，降低设备复杂性。
LVDS接收器可以承受至少±1V的驱动器与接收器之间的地的电压变化。由于LVDS驱动器典型的偏置电压为+1.2V，地的电压变化、驱动器偏置电压以及轻度耦合到的噪声之和，在接收器的输入端相对于接收器的地是共模电压。这个共模范围是：+0.2V～+2.2V。建议接收器的输入电压范围为：0V～+ 2.4V。
4.2 LVDS系统设计
LVDS系统的设计要求设计者应具备超高速单板设计的经验并了解差分信号的理论。设计高速差分板并不很困难，下面将简要介绍一下设计时需要注意的地方：
4.2.1 PCB板
1. 至少使用４层PCB板（从顶层到底层）：LVDS信号层、地层、电源层、TTL信号层；
2. 使TTL信号和LVDS信号相互隔离，否则TTL可能会耦合到LVDS线上，最好将TTL和LVDS信号放在由电源／地层隔离的不同层上或至少与其它信号线留有15mil的间距；
3. 使LVDS驱动器和接收器尽可能地靠近连接器的LVDS端；
4. 使用分布式的多个电容来旁路LVDS设备，表贴电容靠近电源／地层管脚放置；
5. 电源层和地层应使用粗线，不要使用50Ω布线规则
6. 保持PCB地线层返回路径宽而短；
7. 应利用地层返回铜线的电缆连接两个系统的地层；
8. 使用多过孔(至少两个)连接到电源层(线)和地层(线)，表面贴电容可以直接焊接到过孔焊盘以减少线头。
9. 使用与传输媒质的差分阻抗和终端电阻相匹配的受控阻抗线，并且使差分线对离开集成芯片后立刻尽可能地相互靠近（距离小于１０ｍil），这样能减少反射并能确保耦合到的噪声为共模噪声；
10. 使差分线对的长度相互匹配以减少信号扭曲，防止引起信号间的相位差而导致电磁辐射；
11. 不要仅仅依赖自动布线功能，而应仔细修改以实现差分阻抗匹配并实现差分线的隔离；
12. 尽量减少过孔和其它会引起线路不连续性的因素；
13. 避免将导致阻值不连续性的90°走线，使用圆弧或45°折线来代替；
14. 在差分线对内，两条线之间的距离应尽可能短，以保持接收器的共模抑制能力。在印制板上，两条差分线之间的距离应尽可能保持一致，以避免差分阻抗的不连续性。
4.2.2 终端
1. 使用终端电阻实现对差分传输线的最大匹配，阻值一般在90～130Ω之间，系统也需要此终端电阻来产生正常工作的差分电压；
2. 最好使用精度１～2%的表贴电阻跨接在差分线上，必要时也可使用两个阻值各为50Ω的电阻，并在中间通过一个电容接地，以滤去共模噪声。
4.2.3 未使用的管脚
所有未使用的LVDS接收器输入管脚悬空，所有未使用的LVDS和TTL输出管脚悬空，将未使用的TTL发送／驱动器输入和控制／使能管脚接电源或地。
4.2.4 媒质（电缆和连接器）选择
1. 使用受控阻抗媒质，差分阻抗约为100Ω，不会引入较大的阻抗不连续性；
2. 就减少噪声和提高信号质量而言，平衡电缆（如双绞线对）通常比非平衡电缆好；
3.  电缆长度小于0.5m时，大部分电缆都能有效工作，距离在0.5m～10m之间时,CAT 3(Categiory 3)双绞线对电缆效果好、便宜并且容易买到，距离大于10m并且要求高速率时，建议使用CAT 5双绞线对。
4.2.5 在噪声环境中提高可靠性设计
LVDS 接收器在内部提供了可靠性线路，用以保护在接收器输入悬空、接收器输入短路以及接收器输入匹配等情况下输出可靠。但是，当驱动器三态或者接收器上的电缆没有连接到驱动器上时，它并没有提供在噪声环境中的可靠性保证。在此情况下，电缆就变成了浮动的天线，如果电缆感应到的噪声超过LVDS内部可靠性线路的容限时，接收器就会开关或振荡。如果此种情况发生，建议使用平衡或屏蔽电缆。另外，也可以外加电阻来提高噪声容限。如果使用内嵌在芯片中的LVDS收发器，由于一般都有控制收发器是否工作的机制，因而这种悬置不会影响系统。
4.3 LVDS系统的测试
对于LVDS系统的测试，主要涉及以下几个方面：
1. 高速串行LVDS信号质量测试，用于保证LVDS信号的正确传输；
2. 高速互连电缆和PCB的阻抗测试，用于保证传输链路的信号完整性；
3. 系统误码率测试，用于验证系统实际传输的误码率。
4.3.1 高速串行LVDS信号质量测试
　　在数据传输过程中，还必须有时钟信号的参与，LVDS接口无论传输数据还是传输时钟，都采用差分信号对的形式进行传输。所谓信号对，是指LVDS接口电路中，每一个数据传输通道或时钟传输通道的输出都为两个信号（正输出端和负输出端）。LVDS发送芯片将以并行方式输入的TTL电平RGB数据信号转换成串行的LVDS信号后，直接送往液晶面板侧的LVDS接收芯片。LVDS发送芯片的输出是低摆幅差分对信号，一般包含一个通道的时钟信号和几个通道的串行数据信号。由于LVDS发送芯片是以差分信号的形式进行输出，因此，输出信号为两条线，一条线输出正信号，另一条线输出负信号。
高速串行LVDS信号质量测试的测试项目通常为：眼图、模板测试；抖动分析测试。
对于眼图、模板的测试，需要借助高端示波器及高速串行数据分析软件，对于模板测试失败的波形，示波器还有一个非常独特的功能：失效bit定位，即可以将模板测试的波形展开，看到造成模板测试的各个特定的bit，这对于定位问题的原因非常有用。
LVDS信号出问题也有一半的原因都是由于时钟的抖动。时钟和信号中抖动的成因是很复杂的，总的抖动成分TJ中包含了确定性抖动DJ和随机抖动RJ，而DJ和RJ又分别是由很多因素构成，典型的测试设备如泰克DPO7000示波器。
4.3.2 高速互连电缆和PCB的阻抗测试
　　在较低数据速率时，驱动器和接收机一般用时导致信号完整性问题的主要因素。从逻辑电平0 到逻辑电平1 的数据上升时间已不到100 ps，当这么高速的信号在传输线路上传输时会形成微波传输线效应，这些传输线效应对于信号的影响会更加复杂。一般用时域分析来描述这些物理层结构的特征，为了获得一个完整的时域信息，必须要测试反射和传输中的阶跃和脉冲相应。随着信号频率的提高，通常还必须在所有可能的工作模式下进行频域分析，以全面描述物理层结构的特征。S参数模型说明了这些数字电路所展示出的模拟特点，如不连续点反射、频率相关损耗、串扰和EMI等。此方面的测试也同样需要借助TDR测试系统进行测量，典型的测试设备如泰克DSA8200。
5 小结
综上所述，LVDS作为新一代高速信号传输技术，需要硬件开发工程师和测试工程师在设计应用和测试检验的过程中熟悉高速信号对整个硬件系统可能带来的影响，并通过熟练使用测试仪器对信号质量进行详细的指标测试，从而优化产品的设计工作。
6 附件

© 版权所有 北京交控科技有限公司 第9页 共9页