数电实验优秀PPT.ppt

,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,1,一、实验目的,1,、掌握,TTL,集成与非门的逻辑功能和主要参数的测试方法。,2,、掌握,TTL,器件的使用规则。,3,、熟悉数字电路实验装置的结构，基本功能和使用方法。,TTL,集成逻辑门的逻辑功能与参数测试,实验二,2,实验内容：在合适的位置选取两个,14P,插座，按定位标记插好,74LS20,集成块。,一,.,验证与非门,74LS20,的逻辑功能,门的四个输入端接逻辑开关输出插口，以提供,“,0,”,与,“,1,”,电平信号，开关向上，输出逻辑,“,1,”,，向下为逻辑,“,0,”,。门的输出端接由,LED,发光二极管组成的逻辑电平显示器（又称,0,1,指示器）的显示插口，,LED,亮为逻辑,“,1,”,，不亮为逻辑,“,0,”,。按真值表逐个测试集成块中两个与非门的逻辑功能。,3,4,5,二,.74LS20,主要参数的测试,(1),低电平输出电源电流,I,CCL,和高电平输出电源电流,I,CCH,。,分别按图,2,2,（,a,）,(b),接线并进行测试，将测,试结果记入表,2,3,中。,(2),低电平输入电流,I,iL,和高电平输入电流,I,iH,。,对前级的灌电流,mA,级,对前级的拉电流,6,(3),测量扇出系数,N,O,TTL,与非门有两种不同性质的负载，即灌电流负载和拉电流负载，因此有两种扇出系数，即低电平扇出系数,N,OL,和高电平扇出系数,N,OH,。通常,I,iH,I,iL,，则,N,OH,N,OL,，故常以,N,OL,作为门的扇出系数。,通常,N,OL,8,7,(4),电压传输特性：,8,(5),平均传输延迟时间,t,pd,：是衡量门电路开关速度的参数，它是指输出波形边沿的,0.5U,m,至输入波形对应边沿,0.5U,m,点的时间间隔。,9,10,实验五：组合逻辑电路的设计与测试,二、实验内容,1,、设计用与非门及用异或门、与门组成的半加器电路。,要求按本文所述的设计步骤进行，直到测试电路逻辑功能符合设计要求为止。,2,、设计一个一位全加器，要求用异或门、与门、或门组成。,3,、设计一位全加器，要求用与或非门实现。,4,、设计一个对两个两位无符号的二进制数进行比较的电路；根据第一个数是否大于、等于、小于第二个数，使相应的三个输出端中的一个输出为,“,1,”,，要求用与门、与非门及或非门实现。,一、实验目的,掌握组合逻辑电路的设计与测试方法,11,实验预习要求,1,、根据实验任务要求设计组合电路，并根据所给的标准器件,画出逻辑图。,2,、如何用最简单的方法验证,“,与或非,”,门的逻辑功能是否完好？,3,、,“,与或非,”,门中，当某一组与端不用时，应作如何处理？,实验报告,1,、列写实验任务的真值表、函数式，画出设计的逻辑图。,2,、对所设计的电路进行实验测试，记录测试结果。,3,、组合电路设计体会。,12,设计组合电路的一般步骤,13,举例：用“与非”门设计一个表决电路,真值表,D,0,0,0,0,0,0,0,0,1,1,1,1,1,1,1,1,A,0,0,0,0,1,1,1,1,0,0,0,0,1,1,1,1,B,0,0,1,1,0,0,1,1,0,0,1,1,0,0,1,1,C,0,1,0,1,0,1,0,1,0,1,0,1,0,1,0,1,Z,0,0,0,0,0,0,0,1,0,0,0,1,0,1,1,1,真值表,Z,ABC,BCD,ACD,ABD,14,Z,ABC,BCD,ACD,ABD,15,三、实验内容：,1,、设计两个一位二进制数的半加器,真值表,16,A,为被加数，,B,为加数，,C,i-1,为低位向本位的进,位。,S,为这三位数相加,的和数，,C,i,是本位向高,位的进位,。,全加器,真值表,ABC,i-1,S,C,i,000,001,010,011,100,101,110,111,0,1,1,0,1,0,0,1,0,0,0,1,0,1,1,1,2,、设计两个一位二进制数的全加器,17,得,p78,图,4.3.6,-,太繁琐,18,教材,p78,图,4.3.7,用异或门和与非门来实现全加运算。,-,自己推导公式,-p78,。,19,ABC,i-1,S,C,i,000,001,010,011,100,101,110,111,0,1,1,0,1,0,0,1,0,0,0,1,0,1,1,1,20,ABC,i-1,S,C,i,000,001,010,011,100,101,110,111,0,1,1,0,1,0,0,1,0,0,0,1,0,1,1,1,21,译码器及其应用,实验内容,1,、数据拨码开关的使用。,将实验装置上的四组拨码开关的输出,Ai,、,Bi,、,Ci,、,Di,分别接至,4,组显示译码驱动器,CC4511,的对应输入口，,LE,、,BL,、,LT,接至三,个逻辑开关的输出插口，接上,+5V,显示器的电源，然后按功能表,6,2,输入的要求揿动四个数码的增减键（,“,”,与,“,”,键）和操作与,LE,、,BL,、,LT,对应的三个逻辑开关，观测拨码盘上的四位数与,LED,数,码管显示的对应数字是否一致，及译码显示是否正常。,2,、,74LS138,译码器逻辑功能测试,将译码器使能端,S1,、,S2,、,S3,及地址端,A2,、,A1,、,A0,分别接至逻辑电,平开关输出口，八个输出端依次连接在逻辑电平显示器的八个输入,口上，拨动逻辑电平开关，按表,6,1,逐项测试,74LS138,的逻辑功能。,22,3,、用,74LS138,构成时序脉冲分配器,参照图,6,2,和实验原理说明，时钟脉冲,CP,频率约为,10KHz,，,要求分配器输出端的信号与,CP,输入信号同相。,画出分配器的实验电路，用示波器观察和记录在地址端,A2,、,A1,、,A0,分别取,000,111 8,种不同状态时端的输出波形，注意输出波形,与,CP,输入波形之间的相位关系。,4,、用两片,74LS138,组合成一个,4,线,16,线译码器，并进行实验。,实验预习要求,1,、复习有关译码器和分配器的原理。,2,、根据实验任务，画出所需的实验线路及记录表格。,实验报告,1,、画出实验线路，把观察到的波形画在坐标纸上，并标上对应,的地址码。,2,、对实验结果进行分析、讨论。,23,数据选择器及其应用,实验内容,1,、测试数据选择器,74LS151,的逻辑功能,接图,7,7,接线，地址端,A2,、,A1,、,A0,、数据端,D0,D7,、使能端,S,接逻辑开关，,输出端,Q,接逻辑电平显示器，按,74LS151,功能表逐项进行测试，记录测试结果。,2,、测试,74LS153,的逻辑功能,测试方法及步骤同上，记录之。,3,、用,8,选,1,数据选择器,74LS151,设计三输入多数表决电路,1,）写出设计过程,2,）画出接线图,3,）验证逻辑功能,4,、用,8,选,1,数据选择器实现逻辑函数,1,）写出设计过程,2,）画出接线图,3,）验证逻辑功能,5,、用双,4,选,1,数据选择器,74LS153,实现全加器,1,）写出设计过程,2,）画出接线图,3,）验证逻辑功能,24,预习内容,1,、复习数据选择器的工作原理；,2,、用数据选择器对实验内容中各函数式进行预设计；,实验报告,用数据选择器对实验内容进行设计、写出设计全过程、画出接,线图、进行逻辑功能测试；总结实验收获、体会。,25,26,27,28,触发器及其应用,实验内容,29,30,31,32,5,、乒乓球练习电路,电路功能要求：模拟二名动运员在练球时，乒乓球能往返运转。,提示：采用双,D,触发器,74LS74,设计实验线路，两个,CP,端触发脉冲分别由两,名运动员操作，两触发器的输出状态用逻辑电平显示器显示。,33,实验预习要求,1,、复习有关触发器内容,2,、列出各触发器功能测试表格,3,、按实验内容,4,、,5,的要求设计线路，拟定实验方案。,实验报告,1,、列表整理各类触发器的逻辑功能。,2,、总结观察到的波形，说明触发器的触发方式。,3,、体会触发器的应用。,4,、利用普通的机械开关组成的数据开关所产生的信号是否可,作为触发器的时钟脉冲信号？为什么？是否可以用作触发器的其它,输入端的信号？又是为什么？,34,计数器及其应用,实验内容,1,、用,CC4013,或,74LS74 D,触发器构成,4,位二进制异步加法计数器。,35,2,、测试,CC40192,或,74LS192,同步十进制可逆计数器的逻辑,功能,36,3,、图,9,3,所示，用两片,CC40192,组成两位十进制加法计,数器，输入,1Hz,连续计数脉冲，进行由,00,99,累加计数，,记录之。,37,4,、将两位十进制加法计数器改为两位十进制减法计数器，,实现由,99,00,递减计数，记录之。,5,、按图,9,4,电路进行实验，记录之。,6,、按图,9,5,，或图,9,6,进行实验，记录之。,7,、设计一个数字钟移位,60,进制计数器并进行实验。,38,39,实验预习要求,1,、复习有关计数器部分内容,2,、绘出各实验内容的详细线路图,3,、拟出各实验内容所需的测试记录表格,4,、查手册，给出并熟悉实验所用各集成块的引脚排列图,实验报告,1,、画出实验线路图，记录、整理实验现象及实验所得的有,关波形。对实验结果进行分析。,2,、总结使用集成计数器的体会。,40,移位寄存器及其应用,实验内容,1,、测试,CC40194,（或,74LS194,）的逻辑功能,41,2,、环形计数器,自拟实验线路用并行送数法予置寄存器为某二进制数码,（如,0100,），然后进行右移循环，观察寄存器输出端状态,的变化，记入表,10,6,中。,3,、实现数据的串、并行转换,(1),串行输入、并行输出,按图,10,3,接线，进行右移串入、并出实验，串入数码自定；,改接线路用左移方式实现并行输出。自拟表格，记录之。,(2),并行输入、串行输出,按图,10,4,接线，进行右移并入、串出实验，并入数码自定。,再改接线路用左移方式实现串行输出。自拟表格，记录之。,42,43,实验预习要求,1,、复习有关寄存器及串行、并行转换器有关内容。,2,、查阅,CC40194,、,CC4011,及,CC4068,逻辑线路。熟悉其逻,辑功能及引脚排列。,3,、在对,CC40194,进行送数后，若要使输出端改成另外的数,码，是否一定要使寄存器清零？,4,、使寄存器清零，除采用,CR,输入低电平外，可否采用右移,或左移的方法？可否使用并行送数法？若可行，如何进行操作？,5,、若进行循环左移，图,10,4,接线应如何改接？,6,、画出用两片,CC40194,构成的七位左移串,/,并行转换器线路。,7,、画出用两片,CC40194,构成的七位左移并,/,串行转换器线路。,实验报告,1,、分析表,10,4,的实验结果，总结移位寄存器,CC40194,的逻辑,功能并写入表格功能总结一栏中。,2,、根据实验内容,2,的结果，画出,4,位环形计数器的状态转换图,及波形图。,3,、分析串,/,并、并,/,串转换器所得结果的正确性。,44,D/A,、,A/D,转换器,实验内容,1,、,D/A,转换器,DAC0832,45,2,、,A/D,转换器,ADC0809,46,实验预习要求,1,、复习,A/D,、,D/A,转换的工作原理,2,、熟悉,ADC0809,、,DAC0832,各引脚功能，使用方法。,3,、绘好完整的实验线路和所需的实验记录表格,4,、拟定各个实验内容的具体实验方案,实验报告,整理实验数据，分析实验结果。,47,1.TTL,集成逻辑门的逻辑功能与参数测试,2.,组合逻辑电路的设计与测试,3.,译码器及其应用,4.,数据选择器及其应用（,B,）,5.,触发器及其应用,6.,计数器及其应用,7.,移位寄存器及其应用（,B,）,8.D/A,、,A/D,转换器（,B,）,48,