数字电子时钟设计.docx

一、 设计任务数字电子时钟设计二、 设计要求1、以数字形式显示时、分、秒的时间；2、时钟显示周期为24小时；3、具有校时功能；4、清零、或计时停止功能。5、定时控制，其时间自定；6、正点报时功能，触摸报整点时数或自动报整点数。三、 元件清单1. 七段显示器（共阴极） 10个 2. 门电路（74LS00 74LS04 74LS08 74LS21 74LS32） 若干3. 译码器（74LS48） 10个 4. 十进制计数器（74LS160） 10个 5. 数值比较器（74LS85） 4个6. 石英晶体 1个7. 555定时器 1个8. 蜂鸣器、按钮、开关 若干9. 电阻、电容、导线等 若干四、 设计1. 主要思路数字钟主要分为秒信号发生部分，计数部分，定时部分，校时部分，蜂鸣器部分五个主要部分组成，用石英晶体振荡构成秒信号发生，将信号输入计数部分。计数部分秒计数器，秒，分，时，计数器分别为60进制，60进制，24进制。计数器输出通过译码器接到显像管，实现时钟的显示。校时部分为按钮开关与门电路的组合，将时钟信号断开，用按钮开关输入脉冲，调整时间。定时部分也为计数器，译码器，显像管的结构，不同的是没有时钟输入信号，取而代之的是按钮开关按钮，通过按钮输入脉冲，实现计数功能。蜂鸣器部分为555定时器与蜂鸣器的结构，在输入高电平时蜂鸣器会发出声音通过比较器比较定时部分与计时部分的时间，弱时间相同，则有高电平输出至蜂鸣器部分。在整点时输出一个高电平信号，连接到蜂鸣器，实现整点报时功能。电路原理方框图2. 信号发生部分石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整，它是电子钟的核心，用它产生标准频率信号，再由分频器分成秒时间脉冲。图为用反相器与石英晶体构成的振荡电路石英晶体振荡器选用32768kHz的石英晶体，发生的信号不符合始终的要求，但通过分频，可产生1Hz的秒信号。由于327681616168=1，所以用3个16分频和1个8分频便可解决问题用4个16进制计数器74LS161组成分频电路，与晶振部分共同组成信号发生部分，如下图。3. 计数部分与显示部分整个计数器电路由秒计数器、分计数器、时计数器串接而成。计数器互相之间采用并行接法，将进位输出信号接到置数端实现清零功能。秒计数器和分计数器各自由一个十进制计数器和一个六进制计数器组成，形成两个六十进制计数器。时计数器为两个十进制计数器接成二十四制计数器。 上图左为分计数器，右为秒计数器。时计数器图4. 清零与校时部分清零功能实现为用一个按钮开关，不按下时一段接到高电平，另一端接在所有计数器的清零端。当电平开关按下时，所有清零端接地，将所有计数器置零。校时原理为用手按输入电平信号代替时钟信号。同样使用电平开关，不过将不按下时接地，按下时接高电平，另一端接至各个计数器的时钟输入端。校时时，先断开时钟，将所有计数器的ET,EP端接到高电平，接着从按钮输入信号，完成后将ET,EP接至原来的状态，接回时钟。这里，ET,EP信号和时钟、电平信号的选择用或门电路74LS04实现。清零与校时部分接线图5. 定时部分定时部分只有分信号和时信号。与计时部分原理基本相同，不过没有时钟信号，用电平开关输入脉冲取代，为了防止定时部分时间调超，在分信号十位为6，时信号十位为3，和时信号总体为24时清零。6. 比较器与整点报时部分用4片74LS85比较器两个输入端分别接到计时信号和定时信号，如果输入一致则输出高电平，将高电平输出至蜂鸣器部分。整点报时部分为一个8输入与非门74LS30,在整点时（即分信号为0时）输出一个高电平。两部分的输出通过一个或门输出到蜂鸣器部分。7. 蜂鸣器部分由于蜂鸣器需要一个高电平使之工作，因此使用一片555定时器接成多谐振荡器产生脉冲，将输入信号接至4端，当输入为高电平时555工作，产生脉冲信号，带动蜂鸣器。根据输出频率的公式f=1T=1R1+2R2Cln2电容充电时间，即高电平时间T1=R1+R2Cln2输出脉冲占空比为q=R1R1+R2为使输入的脉冲更宽，取R1=128k，R2=1k，C3=C4=10nF可计算出频率T1.1kHz因此，蜂鸣器频率取1kHz8. 全电路图五、 仿真过程在multisim10中仿真能较好的完成预定的功能。但是由于电路比较复杂，仿真速度很慢。用函数信号发生器代替晶振信源进行调试，需要将信源调到50MHz才能看到仿真，而且速度也较慢。不过总体功能都可实现。六、 使用说明开始前，将开关L断开，K接在下端。1. 停表计时功能：闭合L，开始计时，断开L，计时停止。2. 清零功能：按下开关R，所有显示清零3. 校时功能：先断开L，再将K接通至上端，接着又X，C调整时；V，B调整分；N，M调整秒。调整完成后先将K接回下端，再闭合L。4. 整点报时功能：合上开关T，整点报时功能开启。5. 定时功能：用A，S调整时，D，F调整分，调整完毕后合上G，则会在设定时间发出响声，断开G，则不发声。注意事项：1. 校时时，必须先断开L再接K，否则会造成计数错误，同理，校时结束后要先将K接回低电平再接通L。2. 校时时，注意计数不要超过正常范围（秒060，分060，时024），否则也会造成计数错误。3. 正常运行时不能拨动L。七、 设计小结1. 本次设计涉及到数字电路的大多数知识，在设计过程中也重温了学过的知识，将遗漏的弄懂，将错误的纠正，本次设计对整个学习过程有很大的帮助。2. 由于不熟悉软件，设计开始比较吃力，不过随着慢慢的了解，设计也开始得心应手，能独立解决很多问题。3. 设计是开放新的题目，有很多解决方案，很多时间都用在了方案的优化上，也加强了自己的设计能力。4. 总的来说，本次设计对本人的课程学习和设计能力都有很大的帮助，虽然花费了很多时间，但也是值得的。八、 参考资料1. 数字电子技术基础（第四版）阎石主编清华大学电子学教研室组编高等教育出版社2. 数字电子技术实验马楚仪编著华南理工大学出版社