三相数字锁相环的原理及性能.pdf

2009 年10 月 电 工 技 术 学 报 Vol.24 No.10 第 24 卷第 10 期 TRANSACTIONS OF CHINA ELECTROTECHNICAL SOCIETY Oct.2009 三相数字锁相环的原理及性能 龚锦霞1 解 大1 张延迟2,3（1.上海交通大学电子信息与电气工程学院 上海 200240 2.华东理工大学自动化系 上海 200237 3.上海电机学院电气工程系 上海 200240）摘要 分析了三相锁相环的基本原理、特性及各种输入情况下锁相环的输出性能。通过理论推导，在三相输入信号存在直流偏移、不对称、谐波等干扰情况下，分析了三相锁相环的检测相位误差，得出谐波的含量。并通过仿真研究，验证了三相输入信号存在直流偏移、不对称、谐波等干扰情况下，仿真结果与理论推导一致。并对相位突变和频率突变的情况进行了仿真研究，说明在相位和频率发生变动时三相锁相环仍能有效地锁定相位，能够满足系统变频的要求。关键词：三相锁相环 偏移 不对称 谐波 变频 仿真 中图分类号：TM714 Principle and Performance of the Three-Phase Digital Phase-Locked Loop Gong Jinxia1 Xie Da1 Zhang Yanchi2,3（1.Shanghai Jiaotong University Shanghai 200240 China 2.East China University of Science and Technology Shanghai 200237 China 3.Shanghai Dianji University Shanghai 200240 China）Abstract This paper analyzes the fundamental principle and performance of three-phase phase-locked loop.and the harmonic component in variable situations.It deducts the error influence on three-phase locked phase when the three-phase input signals are offsetting,unbalanced or with harmonics.The theoretical conclusions are confirmed by detailed simulations under the situations,such as offsetting,unbalance,harmonic,phase-abrupt and frequency-abrupt.The simulation results prove that the three-phase phase-locked loop can work well in disturbance situation and variable frequency system when the frequency of the inputs is variable.Keywords：Three-phase phase-locked loop(PLL),offsetting,unbalance,harmonic,variable frequency,simulation 1 引言 在可控的交直流变换器、静态无功补偿器、有源电力滤波器、不间断电源及高压直流输电的变换器等系统中，实时相位信息是实现功率器件通断控制、有功功率和无功功率计算以及各种参考坐标之间变换的基准1-3。电力系统中电能质量扰动如谐波的存在、采用电网换相的整流器造成的陷波、电容瞬时投切的扰动、电网电压骤降引起的相位跳变及频率波动和电网的三相电压不平衡等因素会影响基波信号频率和相位测量的精度4。因此，找到一种能在各种扰动影响下实现实时相位同步的方法具有非常重要的实际意义。锁相环（PLL）是目前使用最普遍的相位同步方法，它用于获得准确实时的相位信息，提供计算基准，其性能对于整个控制系统至关重要。在控制过程中要求锁相电路必须在存在电压畸变如谐波、频率突变、相位突变以及三相不平衡条件下，能够 收稿日期 2008-03-19 改稿日期 2008-10-22 第 24 卷第 10 期 龚锦霞等 三相数字锁相环的原理及性能 95 快速、准确地锁定电压相位，并需满足收敛速度要快、相位估计精度高、抗干扰能力强等几方面要 求5。常用锁相环一般采用过零比较的方法，通过检测过零点的时间来计算相位，但其动态性能较差，过零点的检测对谐波、直流偏移和其他干扰非常敏感，实际应用效果不佳6。由于多个单相锁相环之间的同步处理较难实现，且一般只能对某一设定基频进行相位锁定，出现频率偏差时锁相效果较差。已有不少文献对三相锁相环进行了研究，但很少涉及锁相环的性能方面较全面的分析。文献7总结了各种目前采用的相位同步的工作原理及其改进方法。文献8分析了三相锁相环检测相位的误差，考虑了输出中含有高次谐波的反馈。文献9提出了一种基于可编程逻辑阵列（FPGA）实现三相锁相环控制器的全数字化方案。文献10提出了基于离散傅里叶变换鉴相的全数字锁相环，并给出了其数字域模型和参数设计方法。但一般的相位同步方法都只能适用于特定的场合，不能满足所有各种干扰的需要。本文对一种新型的基于 d、q 变换的三相锁相环的算法在输入三相实时变量存在直流偏移、不对称、谐波及相位、频率突变等干扰情况下，锁相过程中的相位谐波含量进行分析和仿真研究，得出在不同次谐波下的相位谐波规律。对三相锁相环的基本性能及各种干扰下的输出误差进行了较全面的分析。2 三相数字锁相环的基本工作原理 基于坐标变换的三相锁相环比较新，文献8,11对原理进行了研究，图 1 为该三相数字锁相环的原理图，ua、ub、uc为三相电压瞬时采样值，此处用电压表示，亦可为电流。Ts为采样周期；Tsz/(z1)为一个采样周期的延迟；Gu为开环增益；PI 环节为kp+ki/s，11/21/22303/23/2=M；v=/2，t+v为锁相环输出。静止坐标变换和同步坐标变换完成了普通 PLL结构中鉴相器的功能。输出是输入电压的a（相位给定）与v（相位跟踪输出）之差，即完成反馈系统的误差计算。相位差信号v经过 PI 调节器锁定到输入信号的角频率，对 积分得到电角度。通过坐标变换和 PI 调节，理想的稳态情况下应该有v=0。即通过反馈控制使得v=0，从而t+v=t+a1，即锁相环最终输出的电角度为输入 a相基波电角度。图 1 三相锁相环原理图 Fig.1 Structure of three phase PLL 目前没有涉及三相锁相环性能方面较全面的分析。本文对三相锁相环的基本性能及各种干扰下的输出误差进行了较全面的分析。3 数字三相锁相环的性能分析 3.1 锁相环的基本性能分析 图 1 的原理图可以表示为图 2 的框图。其中，延时由一阶惯性环节近似表示，Ts=10s，v=t+v，a=t+a1。图 2 三相锁相环框图 Fig.2 Block diagram of three phase PLL 系统开环传递函数为()ipu2s(1)kk sG sGsT s+=+（1）闭环传递函数为 upu ivc32asupu i()G k sG kG ss TsG k sG k+=+（2）对上述系统进行频域分析，设计取 Gu=2400，kp=0.17，ki=30.78，则系统博德图如图 3 所示。由图 3 可以看出锁相环的系统稳定，且具有低通特性。在输入角频率0（0=100rad/s）时，幅值小于 0dB，即对a、中的高频分量具有抑制和削弱作用。因此，在分析高次谐波含量造成的误差时，由于其含量本身不高，经过低通滤波后输出中的高次谐波含量可忽略。而在文献8中作者考虑到高频分量的反馈，可以说明，通过合理改变参数或者加入低频滤波环节可以抑制高频谐波分量对系统的影响，甚至忽略。96 电 工 技 术 学 报 2009 年 10 月 图 3 系统博德图 Fig.3 Bode plot of the proposed system 3.2 三相锁相环的误差分析 在输入畸变的情况下，即假设三相输入量包含直流偏移分量、基波电压和各次谐波分量时，对输出波形的效果及电角度大小进行误差分析。经过傅里叶变换，三相输入可表示为()()0112coscoskkkknkknnuUUtUn t=+（3）式中 k=a,b,c；U0k、U1k、Unk、k1、kn分别为输入量中的直流分量、基波分量幅值、n 次分量幅值、基波分量相角和 n 次分量相角。且如下的计算均有基波相位关系：baca2323mmmm=+m=1,2,3,n （4）根据 d、q 三角坐标变换的意义，可得 uq、ud为 aqbdcuuuuu=（5）将计算得到的电角度进一步处理得到在一个采样周期T 内，a 相电角度的变化可表示为()()qvdqvvdcos()sin()sin()cos()uuttTuuttu=+=+0123EEEE=+（6）由于 u的存在，使得在 PI 调节的作用下输出电角度不断接近输入的电角度。在输入为对称三相正弦量的理想情况下，稳态时应该有v/T，此时输出相位和输入量的 a 相一致。否则纹波的存在导致输出相位含有多次谐波，输出的波形相位发生偏移。此时，输出只有 E1=U1asin（va1）分量，稳态时v=a1，v/T=0。当以上条件不成立时，由于va10，故有 sin（va1）vk1，可见，u表示的是瞬时角速度，经过积分环节即锁定相位。式（6）中的其他各部分可以分别阐述如下。（1）直流分量的影响。当输入信号中存在直流分量时，对输出相位的影响表示如下：()()()()00a0b0cv0c0bv1v2v2sin()33cos3sin()cosEUUUtUUtktkt=+=+()0v0cosKt=+（7）其中()()10a0b0c20c0b2201211022333tankUUUkUUKkkkk=+=+=（8）可见直流分量的存在将导致u含有与输入的基波同频的谐波。直流分量的存在导致输出的相位与输入的基波相位之差存在与输入同频率的谐波分量。（2）基波不平衡分量的影响。当 U1a、U1b、U1c不完全相等时，基波不平衡分量的存在将带来 2倍频的谐波含量。表示如下：()()1b1c1a2v1a1b1cv1a2sin 26cos 22 3UUUEtUUt+=+第 24 卷第 10 期 龚锦霞等 三相数字锁相环的原理及性能 97()3v1a4v1asin(2)cos 2ktkt=+()1v1cos 2Kt=+（9）其中 1b1c31b1c1a42213413142 326tanUUkUUUkKkkkk=+=+=（10）可见基波不平衡分量的存在将导致 u含有 2 倍于输入基波频率的谐波。（3）谐波分量的影响。当输入量含有高次谐波成分时，相应得到 E3如式（11）所示，u中所含的谐波成分比输入谐波含量的相应频率低一次。由于其低通特性，此处将输出视为不含谐波量的理想情况()()3aav2sin1nnnEUnt=+（11）以上为三相输入量包含直流偏移分量、基波电压、各次谐波电压时 u的谐波情况，直接对应输出电角度的谐波含量情况。由于输出相位和基频叠加，输出波形的特征次谐波次数比 u相应地高一次。综上，可得出该算法的几个特点：（1）本算法以角度作为反馈量进行计算，输入信号相位、频率突变时仍能有效输出同相位的波形。（2）有抑制波形不对称的作用，本算法对正序分量进行计算和控制的同时，对负序分量也有抑制作用。总的来说，该算法是一个具有响应能力的负反馈，前一个采样周期计算的输出电角度值反馈到输入，与实际值进行比较，实现相位频率锁定，得到输入的基波电角度，经过正弦化，输出为与输入 a相同电角度的正弦波。4 仿真研究 建立如图 1 所示的系统结构进行仿真研究。U0=310V；f0=50Hz。在三相电压对称，a 相电压相位为 50时，得到的仿真输出相位如图 4 所示。在经过一段时间的动态波动下，稳态时相位基本保持在 50，无谐波成分。图 4 三相对称时仿真输出的相位 Fig.4 Output phase when input is balanced 4.1 直流分量的影响 当输入为对称三相基波且含有直流分量时，设()()()a0b0c030310cos 25020310cos 27010310cos 2170uf tuf tuf t=+=+=+（12）整体上，相位的变化与如图 4 相同。稳态时，相位的变化放大图如图 5 所示。图 5 含直流分量时仿真输出的相位变化放大图 Fig.5 Amplified phase output when inputs contain DC content 从图 5 可见，稳态输出中含有波动，根据分析其波动频率为 50Hz。在一个周期内，最大值为 50.88；最小值为 48.6；平均值为 49.73。与式（7）的分析结果相一致。4.2 谐波分量的影响 由式（3）中，k1=50，U1k=310V，U3k=50V，U5k=30V，3n=5n=0，得到锁相环的仿真输出如图6 所示。图 6 为锁相环的输出电压与输入的 a 相电压波形（锁相环的输出正弦波幅值可以任意调节，本文为对比方便取为 310V）。图 6 含谐波时 PLL 的输出波形与输入比较 Fig.6 Input and output of three-phase PLL with harmonic 对 0.04s 后锁相环稳态输出波形进行 FFT 分析，以 310V 为基波幅值，见表 1。98 电 工 技 术 学 报 2009 年 10 月 表 1 含谐波时锁相环输出的谐波分析 Tab.1 Harmonic analysis of the PLL output with harmonic 基波 2 次 3 次 4 次 5 次 6 次 7 次 308V 0.5V 5.3V 0.33V1.5V 0.16V0.12V可以看出 3、5 次谐波含量较高，其他次谐波含量均在 1V 以下，可以忽略。前面的理论分析可知u的特征次谐波含量为输入的低一次频率谐波，在此条件下 2 次和 4 次谐波的含量最高，相应地锁相环输出波形应该为 3 次和 5 次谐波含量。表 1 说明了这一点。4.3 不平衡分量的影响 三相输入的波形如图 7 所示，基波幅值分别为310V、360V、260V。对锁相环的瞬时输出相位进行分析，稳态时最小值为 48.789；最大值为 51.089；平均值为 49.964。图 7 中可见此条件下在短时间的波动后的锁相输出与 a 相输入，相位一致，稳态时波形完全重合；对锁相环的输出波形进行对应的谐波分析，其中 3 倍频（150Hz）幅值为 2.74V，其他次谐波含量均在 1V 以下，可以忽略。由式（9）分析可知，基波不平衡时 u含 2 次谐波，相应地输出波形中 3 次谐波含量最高。可见仿真结果与式（9）的分析一致。图 7 不平衡情况下的三相输入及输出波形 Fig.7 Three-phase input and output waveforms under unbalance 4.4 谐波和不平衡分量的影响 输入电压各次含量见表 2，输入含有大量高次谐波，并且基波不对称。表 2 输入的各次主要谐波含量 Tab.2 The harmonic content of the input 1 次 3 次 5 次 7 次 幅值/V 角度/()幅值/V 角度/()幅值/V 角度/()幅值/V角度/()A 相 310 50 80 10050 60 3030 B 相 360 50 80 10050 60 3030 C 相 260 50 80 10050 60 3030 对相应的锁相过程中的瞬时输出相位进行分析，稳态时波动情况为：最小值为 42.18，最大值为 57.82，平均值为 50.92。锁相环输出三相对称的波形，且能很好地跟随输入的正序分量。表 3中列出了锁相环稳态 a 相输出波形的各次谐波含量，其中 2、3、5 倍频含量较高，分别由输入基波不平衡和含 3、5、7 次特征谐波引起。其他次几乎可以忽略，7 倍频在经过锁相环后衰减，可以忽略。表 3 锁相环输出的谐波分析 Tab.3 Harmonic analysis of the PLL output 基波2 次 3 次 4 次 5 次 6 次 7 次 308V12.95V12.52V1.13V 2.39V 0.88V0.26V4.5 相位突变时的仿真 当输入信号相位在 150ms 时从 50突变到 0时，得到瞬时相位变化和锁相环输出如图 8 所示。输入为三相对称正弦波，幅值为 310V。图 8a 为对应的瞬时相位变化；图 8b 为锁相输出结果，稳态时均能有效地跟踪 a 相输入信号。（a）相位突变时的瞬时输出相位 （b）相位突变时的仿真输出 图 8 相位突变时的仿真分析 Fig.8 The simulation results when the phase of input changes suddenly 4.6 频率突变时的仿真 当 输 入 为 三 相 对 称 无 畸 变 的 正 弦 波，在150ms 时刻输入信号的频率从 50Hz 突变为 53Hz，幅值保持 310V 不变。此时，得到相应的仿真变化如图 9 所示。150ms 时经过一段时间的相位调整后锁相环输出的波形和输入的 a 相波形重合，如图 9b 所示。可见，在频率发生变化时，此算法的锁相环输出仍能有效地跟踪输入信号。该算法可以应用于一些频率变化较大的电力电子装置中，用于实时跟踪输入的正序分量的电角度的变化，提供计算基准，并可产生同相位的正弦波。第 24 卷第 10 期 龚锦霞等 三相数字锁相环的原理及性能 99 （a）频率突变时的瞬时输出相位 （b）频率突变时的 PLL 输出波形 图 9 频率从 50Hz 突变为 53Hz 时的仿真分析 Fig.9 The simulation results when the frequency of input changes suddenly from 50 Hz to 53 Hz 5 结论 根据本文的理论分析及仿真验证，可以得出：（1）采用该算法的 PLL 具有低通特性，对输入的高次谐波具有抑制作用。（2）基于低通特性，分析得到该算法的 PLL在直流偏移的影响下输出波形含二倍频谐波；当基波不平衡时，输出信号含三倍频谐波；当输入含有高次谐波分量时，输出信号含有相应的与之同频的削弱的谐波信号；高次谐波几乎可以忽略；在实际应用时需考虑到低次谐波的影响。（3）输入量的频率变化时，三相锁相环的输出仍是与输入同频同相位的输出信号。该特性使得该设计能应用于变频系统中。（4）仿真结果与理论分析一致。三相锁相环在输入存在直流偏移、不对称、谐波畸变等条件下，都具有较好的抗干扰能力，适合于应用在工作环境恶劣的电力电子装置中。参考文献 1 周卫平,吴正国,夏立.基波相位和频率的高精度检测及在有源电力滤波器中的应用J.中国电机工程学报,2004,24(4):91-96.Zhou Weiping,Wu Zhengguo,Xia Li.Harmonic and reactive current detection in APF based on high accuracy phase and frequency detectionJ.Procee-dings of the CSEE,2004,24(4):91-96.2 李亚斌,彭咏龙,李和明.提高串联型逆变器频率跟踪速度的研究J.电工技术学报,2004,19(11):77-81.Li Yabin,Peng Yonglong,Li Heming.Research on increasing frequency-tracking speed for series resonant inverterJ.Transactions of China Electro-technical Society,2004,19(11):77-81.3 解大,张延迟,吴非,等.并联型电力有源滤波器的直流侧电压控制和补偿电流反馈控制J.电网技术,2006,30(3):18-21.Xie Da,Zhang Yanchi,Wu Fei,et al.A new-style shunt active power filter based on DC capacitor voltage control and compensation current feedback controlJ.Power System Technology,2006,30(3):18-21.4 肖湘宁.电能质量分析与控制M.北京:中国电力出版社,2004.5 M Karimi Ghartemani,Iravani M R.A method for synchroni-zation of power electronic converters in polluted and variable-frequency environmentsJ.IEEE Trans.on Power Systems,2004,19:1263-1270.6 Arruda L N,Silva S M,Filho B C.PLL structures for utility connected systems C.IEEE Conf.Record 01.2001:2655-2660.7 胡为兵,李开成.电力系统实时相位同步方法的研究和比较J.电测与仪表,2007,44(500):1-4.Hu Weibing,Li Kaicheng.Comparison and study on real-time phase synchronization methodsJ.Electrical Measurement&Instrumentation,2007,44(500):1-4.8 Banislav Djokie,Eddy So.Phase measurement of distorted periodic signals based on nonsynchmnous digital filteringJ.IEEE Trans.on Instrum.Meas.,2001,50(4):864-867.9 舒泽亮,郭育华,汤坚.基于 FPGA 的三相锁相环实现J.电力电子技术,2005,39(6):126-128.Shu Zeliang,Guo Yuhua,Tang Jian.Implementation of FPGA based three phase phase-locked loop systemJ.Power Electronics,2005,39(6):126-128.10 孔雪娟,罗畴,彭力,等.基于周期控制的逆变器全数字锁相环的实现和参数设计J.中国电机工程学报,2007,27(1):60-64.Kong Xuejuan,Luo Fang,Peng Li,et al.Implement and parameter design of DPLL for lnvertors based on cycle controlJ.Proceedings of the CSEE,2007,27(1):60-64.（下转第 121 页）第 24 卷第 8 期 涂春鸣等 电网电压不对称对 D-STATCOM 的影响分析及抑制 121 输出性能。针对负序和 3 次谐波电流会导致装置过电流的问题，提出一种负序电压前馈不对称控制策略，有效地抑制了 D-STATCOM 的过流，提高了装置在电网电压不对称条件下的可靠性。仿真结果表明，本文提出的方法是行之有效的。参考文献 1 Mishra S,Panigrahi B K,Tripathy M.A hybrid adaptive-bacterial-foraging and feedback linearization scheme based D-STATCOMC.International Conference on Power System Technology,Singapore,2004:275-280.2 Bhim Singh,Jitendra Solanki,Vishal Verma.Neural network based control of reduced rating DSTATCOMC.In:IEEE indicon Conference,Chennai,2005:516-520.3 Twining E,Newman M J,Loh P C,et al.Voltage compensation in weak distribution networks using D-STATCOMC.The Fifth International Conference on Power Electronics and Drive Systems,2003,1:178-183.4 Su Chen,Ceza Joos.Direct power control of DSTATCOMs for voltage flicker mitigationC.36th IAS Annual Meeting Industry Application Conference,2001,4:2683-2690.5 Ooi B T,Kincic S,Wan X T,et al.Distributed static var system（SVS）for regulated voltage support of load centersC.IEEE Power Engineering Society General Meeting,2003,2:13-17.6 Pranesh Rao,Crow M L,Yang Zhiping.STATCOM control for power system voltage control appli-cationsJ.IEEE Trans.on Power Delivery,2000,15(4):1311-1317.7 Pablo Garcia Gonzalez,Aurelio Garcia Cerrada.Control system for a PWM-based STATCOMJ.IEEE Trans.on PD,2000,15(4):1252-1257.8 Wang H F,Li F.Multivariable sampled regulators for the co-ordinated control of STATCOM AC and DC voltageJ.IEE Proceedings Generation,Transmission and Distribution,2000,147(2):93-98.9 Ren Wei,Qian Lewei,David Cartes,et al.A multivariable control method in STATCOM application for performance improvementC.40th IAS Annual Meeting Industry Applications Conference,2005,3:2246-2250.10 邓文浪,杨欣荣,朱建林.不平衡负载情况下基于双序 dq 坐标系双级矩阵变换器的闭环控制研究J.中国电机工程学报,2006,26(19):72-77.Deng Wenlang,Yang Xinrong,Zhu Jianlin.Study of closed loop control based on double synchronous rotating frame for two-stage matrix converter under unbalanced load J.Proceedings of the CSEE,2006,26(19):72-77.11 唐杰.配电网静止同步补偿器(D-STATCOM)的理论与技术研究D.长沙:湖南大学,2007.作者简介 涂春鸣 男，1976 年生，博士，教授，主要从事电力系统谐波治理和无功补偿方面的研究。李 慧 女，1986 年生，硕士研究生，研究方向为电力系统无功功率补偿。（上接第 99 页）11 胡为兵,熊杰.一种新颖的锁相环的研究J.电气技术,2008,20(1):64-66.Hu Weibin,Xiong Jie.Research on a novel phase-locked loop systemJ.Electrical Technology,2008,20(1):64-66.作者简介 龚锦霞 女,1984 年生,硕士研究生,从事电力系统 FACTS 研究和电力系统仿真。解 大 男,1969 年生,博士,副教授,从事电力系统 FACTS 研究和电力系统仿真。