第二章-门电路.pptx

,数字电子技术基础,第四版,南昌大学,退 出,下一页,上一页,章目录,第二章 门电路,基本要求,1,、了解分立元件与、或、非、或非、与非门的电路组成、工作原理、逻辑功能及其描述方法；,2,、掌握逻辑约定及逻辑符号的意义；,3,、熟练掌握,TTL,与非门典型电路的分析方法、电压传输特性、输入特性、输入负载特性、输出特性；了解噪声容限、,TTL,与非门性能的改进方法；,4,、掌握,OC,门、三态门的工作原理和使用方法，正确理解,OC,门负载电阻的计算及线与、线或的概念；,5,、掌握,CMOS,反相器、与非门、或非门、三态门的逻辑功能分析，,CMOS,反相器的电压及电流传输特性；,6,、熟练掌握,CMOS,传输门及双向模拟开关。,2.1,概述,门电路,用于实现基本逻辑运算和复合逻辑运算的单元电路称为门电路。,逻辑约定,在电子电路中，用高、低电平分别表示二值逻辑中的,0,和,1,。各种门电路的输出与输入之间的逻辑关系，实质上反映的是用以表示两种逻辑状态的逻辑电平之间的关系。因此，在讨论逻辑关系时，必须定义两个确定的、不同范围的电平来描述两个逻辑状态。,逻辑电平：,两个不同范围的电位称为逻辑电平，,其中电位相对较高的称为逻辑高电平，用,H,表示；电位相对较低的称为逻辑低电平，用,L,表示。,基本开关元件：,二极管、三极管、,MOS,管等。,2.2,半导体二极管和三极管的开关特性,2.2.1,半导体二极管的开关特性,理想开关的开关特性,一、静态特性,（,1,）断开时，,U,AK,无论多大，,R,OFF,=,无穷大，,I,OFF,=0,（,2,）闭合时，无论流过的电流多大，,R,ON,=0,，,U,AK,=0,二、动态特性,（,1,）开通时间,t,ON,=0,（,2,）关断时间,t,OFF,=0,理想二极管开关电路,设,V,IH,=V,CC,高电平，,V,IL,=0,低电平,1,）当,V,I,=V,IH,时，,D,截止，,V,0,=V,IH,=V,CC,高电平；,2,）当,V,I,=V,IL,时，,D,导通，,V,0,=V,IL,=0,低电平。,理想特性开关特性的元件不存在。,实际二极管特性：,V-A,特性（书中图,2.2.2),非线性,折线近似,线性化,三种等效（书中图,2.2.3),，常用图形（,b,）模型。,二、,MOS,管的开关特性,MOS,管输入、输出特性，以,N,沟道增强型为例。,数电中应用,MOS,管的可变电阻区和截止区,(,夹断区,),，可变电阻区导通相当于开关闭合,(D.S,之间,),；截止状态相当于开关断开（,D.S,之间）。,2.2.2,半导体三极管的开关特性,一、双极型三极管的开关特性,双极型三极管输入、输出特性，各状态判断方法。数电中应用三极管的饱和区和截止区，饱和导通相当于开关闭合（,c.e,之间）；截止状态相当于开关断开（,c.e,之间）。书中,51,页图,2.2.9,一、二极管与门和或门电路,1,与门电路,2.3,最简单的与、或、非门电路,2,或门电路,二、三极管非门电路,二极管与门和或门电路的缺点：,（,2,）带负载能力差，且输出电平的值与负载的大小有关。,（,1,）在多个门串接使用时，会出现低电平偏离标准数值的情况。,解决办法：,将二极管与门（或门）电路和三极管非门电路组合起来。,三、,DTL,与非门电路,工作原理：,（,1,）当,A,、,B,、,C,全接为高电平,5V,时，二极管,D,1,D,3,都截止，而,D,4,、,D,5,和,T,导通，且,T,为饱和导通，,V,L,=0.3V,，即输出低电平。,（,2,）,A,、,B,、,C,中只要有一个为低电平,0.3V,时，则,V,P,1V,，从而使,D,4,、,D,5,和,T,都截止，,V,L,=,V,CC,=5V,，即输出高电平。,所以该电路满足与非逻辑关系，,即：,2.4 TTL,门电路,一、,TTL,与非门的基本结构及工作原理,1,TTL,与非门的基本结构,2,TTL,与非门的工作原理,（,1,）输入全为高电平,3.6V,时。,实现了与非门的逻辑功能之一：输入全为高电平时，输出为低电平。,T,2,、,T,3,导通，,V,B1,=0.73=2.1,（,V,），,由于,T,3,饱和导通，输出电压为：,V,O,=,V,CES3,0.3V,这时,T,2,也饱和导通，故有,V,C2,=,V,E2,+,V,CE2,=1V,。使,T,4,和二极管,D,都截止。,该发射结导通，,V,B1,=1V,。所以,T,2,、,T,3,都截止。由于,T,2,截止，流过,R,C2,的电流较小，可以忽略，所以,V,B4,V,CC,=5V,使,T,4,和,D,导通，则有：,V,O,V,CC,-,V,BE4,-,V,D,=5-0.7-0.7=3.6,（,V,）,实现了与非门的逻辑,功能的另一方面：,输入有低电平时，,输出为高电平。,（,2,）输入有低电平,0.3V,时。,综合上述两种情况，,该电路满足与非的,逻辑功能，即：,二、,TTL,与非门的开关速度,1,TTL,与非门提高工作速度的原理,（,1,）采用多发射极三极管加快了存储电荷的消散过程。,（,2,）采用了推拉式输出级，输出阻抗比较小，可迅速给负载,电容充放电。,2,TTL,与非门传输延迟时间,t,pd,导通延迟时间,t,PHL,从输入波形上升沿的中点到输出波形,下降沿的中点所经历的时间。,截止延迟时间,t,PLH,从输入波形下降沿的中点到输出波形上升沿的中点所经历的时间。,与非门的传输延迟时间,t,pd,是,t,PHL,和,t,PLH,的平均值。,即,一般,TTL,与非门传输延迟时间,t,pd,的值为几纳秒十几个纳秒。,三、,TTL,与非门的电压传输特性,1,电压传输特性曲线：,V,o,=,f,（,V,i,）,AB,截止区，,BC,线性区，,CD,转折区，,DE,饱和区,（,1,）输出高电平电压,V,OH,在正逻辑体制中代表逻辑,“,1,”,的输出电压。,V,OH,的理论值为,3.6V,（经典值,3.4V,），产品规,定输出高电压的最小值,V,OH,（,min,）,=2.4V,。,2,几个重要参数,（,2,）输出低电平电压,V,OL,在正逻辑体制中代表逻辑,“,0,”,的输出电压。,V,OL,的理论值为,0.3V,，产品规定输出低电压的,最大值,V,OL,（,max,）,=0.4V,。,（,3,）关门电平电压,V,OFF,是指输出电压下降到,V,OH,（,min,）,时对应的输入电压。即输入低电压的最大值。在产品手册中常称为输入低电平电压，用,V,IL,（,max,）,表示。产品规定,V,IL,（,max,）,=0.8V,。,（,4,）开门电平电压,V,ON,是指输出电压下降到,V,OL,（,max,）,时对应的输入电压。即输入高电压的最小值。在产品手册中常称为输入高电平电压，用,V,IH,（,min,）,表示。产品规定,V,IH,（,min,）,=2V,。,（,5,）阈值电压,V,th,电压传输特性的转折区,(BC,段）的中点所对应的输入电压，即决定电路截止和导通的分界线，也是决定输出高、低电压的分界线。近似地：,V,th,V,OFF,V,ON,即,V,i,V,th,，与非门关门，输出高电平；,V,i,V,th,，与非门开门，输出低电平。,V,th,(,V,TH,),又常被形象化地称为,门槛电压。,V,th,的值为,1.3V-1.,V,。,低电平噪声容限,V,NL,V,OFF,-,V,OL,（,max,）,0.8V-0.4V,0.4V,高电平噪声容限,V,NH,V,OH,（,min,）,-,V,ON,2.4V-2.0V,0.4V,TTL,门电路的输出高低电平不是一个值，而是一个范围。同样，它的输入高低电平也有一个范围，即它的输入信号允许一定的容差，称为噪声容限。,四、抗干扰能力（,噪声容限）,五、,TTL,与非门的带负载能力,(,输入、输出,)(P65-69),1,输入低电平电流,I,IL,与输入高电平电流,I,IH,（,1,）输入低电平电流,I,IL,是指当门电路的输入端接低电平时，从门电路输入端流出的电流。,可以算出：,产品规定,I,IL,1.6mA,。,（,2,）输入高电平电流,I,IH,是指当门电路的输入端接高电平时，流入输入端的电流。因三极管倒置工作，没正向导通，此电流应很小。有两种情况。,寄生三极管效应：,如图（,a,）所示。,这时,I,IH,=,P,I,B1,P,为寄生三极管的电,流放大系数。,倒置的放大状态：,如图（,b,）所示。这时,I,IH,=,i,I,B1,，,i,为倒置放大的电流放大系数。,由于,p,和,i,的值都,远小于,1,，所以,I,IH,的数值,比较小，产品规定：,I,IH,40uA,。,69,页例,2.4.2,（,1,）灌电流负载,2,带负载能力,N,OL,称为输出低电平时的扇出系数。,当负载门的个数增加，灌电流增大，会使,T,3,脱离饱和，输出低电平升高。因此，把允许灌入输出端的电流定义为输出低电平电流,I,OL,，产品规定,I,OL,=16mA,。由此可得出,:,当驱动门,(T3,、,T4,等）输出低电平时，电流从负载门灌入驱动门。,（,2,）拉电流负载,N,OH,称为输出高电平时的扇出系数。,产品规定,I,OH,=0.4mA,。由此可得出：,当驱动门输出高电平,时，电流从驱动门拉出,流至负载门的输入端。,拉,一般,N,OL,N,OH,，,常取两者中的较小值作为门电路的扇出系,数，用,N,O,表示。,67,页例,2.4.1,电流增大时，,R,C4,上的压降增大，会使输出高电平降低。因此，把允许拉出输出端的电流定义为输出高电平电流,I,OH,。,在图,2.4.10,电路中，试计算门,G,1,最多可以驱动多少个同,样的门电路负载。这些门电路的输入特性和输出特性分别由图,2.4.5,、图,2.4.7,和图,2.4.9,给出。要求,G,1,输出的高、低电平满足,V,OH,大于等于,3.2V,，,V,OL,小于等于,0.2V,。,解：,G,1:,(1),V,OL,小于等于,0.2V,时，最大吸收电流,i,oL,=16mA,。这时,G,1,的负载电流是所有负载门的输入电流之和。对,G,2,、,G,3,、,G,N,，在,V,i,=0.2V,时，要求的输入电流为,-1mA,。,i,IL,小于等于,i,oL,所以,N,OL,小于等于,16/1=16,。,(2)V,OH,大于等于,3.2V,时，手册上规定：,I,OH,V,GS(th)N,+|,V,GS(th)P,|,，,那么,1.,当,v,I,=,V,IL,=0,时，有：,2.6 CMOS,门电路（,P93-116,）,故,T,1,导通，而且导通内阻很低（在,|,v,GS,|,足够大时可小于,1K,）,;,而,T,2,截止，内阻很高,(,可达,10,8,-10,9,),。因此，,输出为高电平,V,OH,，且,V,OH,V,DD,。,2.,当,v,I,=,V,OH,=,V,DD,时，则有：,故,T,1,截止而,T,2,导通，输出为低电平,V,OL,，且,V,OL,0,。可见，输出与输入之间为逻辑非的关系。正因为如此，通常也,将非门称为反相器。这种电路结构形式也称,CMOS,电路。,二、电压、电流传输特性,OL,O,V,v,T,1,截止,T,2,导通，,0,=,=,DD,OH,O,V,V,v,T,2,截止,T,1,导通，,=,=,若,T,1,T,2,参数完全对称，,v,I,=(1/2)V,DD,时，,v,0,=(1/2)V,DD,T,1,，,T,2,同时导通。,P,th,GS,DD,I,N,th,GS,V,V,v,V,BC,-,*,段：,),(,N,th,GS,I,V,v,AB,V,GS(th)N,+|V,GS(th)P,|,V,IH,V,DD,V,IL,0,那么,当,v,I,从,V,IL,过渡到,V,IH,和从,V,IH,过渡到,V,IL,的过程中,都将经过,短时间的,V,GSth),v,G,g,m2,（,2,）当输入,V,i,为低电平,0V,时，,T,1,截止，,T,2,导通。所以输出电压为,V,OH,=,V,DD,-,V,T,=8V,，即,输出为高电平。所以电路实现了非逻辑。,2.PMOS,非门（少用）,PMOS,非门有两个严重的缺点。,（,1,）它的工作速度比较低。因空穴迁移率比电子的迁移率低。,（,2,）,PMOS,非门电路使用负电源，输出电平为负，不便于和,TTL,电路连接。,（,1,）当输入,V,i,为高电平,8V,时，,T,1,导通，,T,2,也导通。因为,g,m,1,g,m2,，所以两管的导通电阻,R,DS1,R,DS2,，输出电压为：,所以输出为低电平。,3,NMOS,组合门电路,（,1,）与非门,（,2,）或非门,驱动管,T1,、,T2,串联，（实现与），漏极出（实现非）,驱动管,T1,、,T2,并联（实现或），漏极出（实现非）,一、,TTL,与,CMOS,器件之间的接口问题,两种不同类型的集成电路相互连接，驱动门必须,要为负载门提供符合要求的高低电平和足够的输入电,流，即要满足下列条件：,驱动门的,V,OH,（,min,）,负载门的,V,IH,（,min,）,驱动门的,V,OL,（,max,）,负载门的,V,IL,（,max,）,驱动门的,I,OH,（,max,）,负载门的,I,IH,（总）,驱动门的,I,OL,（,max,）,负载门的,I,IL,（总）,*2.8,集成逻辑门电路的应用,应用表,2.8.1(P119,页,),一、用,TTL,电路驱动,CMOS,电路,1,、,CMOS,输入阻抗高，几乎不需要电流，可认为,TTL,的吸收电流和吐出电流不会超过最大额定值。,2,、,TTL,与,CMOS,的阈值电压不同,TTL,：,VOL,（,max,）,=0.4V CMOS,：,VIL,（,max,）,=1.5V,VOL,（,max,）,=0.4V VIH,（,min,）,=3.5V(,有问题）,解决办法：,1,、,TTL,输出端与电源间接上拉电阻。图,2.8.2,。多用,OC,门作驱动门。,2,、使用带电平偏移的,CMOS,门电路实现电平转换。图,2.8.3,二、用,CMOS,电路驱动,TTL,电路,1.,用,4000,系列,CMOS,电路驱动,74,系列,TTL,4000 CMOS,：,I,OL,（,max,）,=0.51mA I,OH,（,max,）,=-0.51mA,74TTL,：,I,IL,（,max,）,=-1.6mA I,IH,（,max,）,=0.04mA,要求：,I,OL,（,max,）,I,IL,（,max,）,(,绝对值）（有问题）,解决办法：,1),同一封装的门电路并联使用,2)CMOS,电路的输出端增加一级,CMOS,驱动器，或使用,OD,门，一般,OD,门的,IOL,较大。图,2.8.5,3),用分立器件的电流放大器实现电流扩展。图,2.8.6,2.,部分,CMOS,（,4000,系列）一个也可直接驱动一个,TTL,（,74LS,系列）,部分,CMOS,一个,(74HC/74HCT,系列,),也可直接驱动多个,TTL,。,三、,TTL,和,CMOS,电路带负载时的接口问题,1,对于电流较小、电平能够匹配,的负载可以直接驱动。,（,a,）用,TTL,门电路驱动发光二极,管,LED,，这时只要在电路中串接一,个约几百,W,的限流电阻即可。,（,b,）用,TTL,门电路驱动,5V,低电流继电器，其中二极管,D,作保护，用以防止过电压。,2,带大电流负载,（,a,）可将同一芯片上的多个门并联作为驱动器，如,图（,a,）所示。,（,b,）也可在门电路输出端接三极管，以提高负载能,力，如图（,b,）所示。,（,2,）对于或非门及或门，多余输入端应接,低电平，,比如直接接地；也可以与有用的输入端并联使用。,三、多余输入端的处理,（,1,）对于与非门及与门，多余输入端应接,高电平，,比如直接接电源正端，或通过一个上拉电阻（,1,3kW,）接电源正端；在前级驱动能力允许时，也可以与有用的输入端并联使用。,本章小结,1,最简单的门电路是二极管与门、或门和三极管非门。它们是集成逻辑门电路的基础。,2,目前普遍使用的数字集成电路主要有两大类，一类由,NPN,型三极管组成，简称,TTL,集成电路；另一类由,MOSFET,构成，简称,MOS,集成电路。,3,TTL,集成逻辑门电路的输入级采用多发射极三级管、输出级采用达林顿结构，这不仅提高了门电路的开关速度，也使电路有较强的驱动负载的能力。在,TTL,系列中，除了有实现各种基本逻辑功能的门电路以外，还有集电极开路门和三态门。,4.MOS,集成电路常用的是两种结构。一种是,NMOS,门电路，,另一类是,CMOS,门电路。与,TTL,门电路相比，它的优点是功,耗低，扇出数大，噪声容限大，开关速度与,TTL,接近，已,成为数字集成电路的发展方向。,5.,为了更好地使用数字集成芯片，应熟悉,TTL,和,CMOS,各个,系列产品的外部电气特性及主要参数，还应能正确处理,多余输入端，能正确解决不同类型电路间的接口问题及,抗干扰问题。,第二章 作业,2.1 2.2 2.3 2.6 2.7 2.14 2.17(b)2.18 2.21 2.23,习题提示：,2.1 2.2 2.3 2.14 2.17 2.18 2.21,自测题：二、三、四、五,