集成逻辑门电路及组合电路.doc

Experiment 9 Combinatorial Logic Circuits
I Objectives
1 To understand the configurations of integrated circuits;
2 To verify the logic functions of TTL, CMOS integrated circuits;
3 To understand the logic functions of full-adder and half-adder and know how to implement by logic elements;
4 To hold the methods of designing and implementing combinatorial logic circuits.
II Apparatus and Equipments

Name
Spec.
Number
1
DC source

1
2
analog experiment system
MES-Ⅳ
1
3
Multi-meter

1
4
Integrated circuits
4× two inputs “NAND” gate74LS00
1
5

4× two inputs “NOR” gate74LS02
1
6

Double four-inputs “NAND” gate 74LS20
1
7

4× two inputs “AND” gate 74LS08
1
8

6× inverter 74LS04
1
9

4× two inputs “OR” gate 74LS32
1
10

4× two inputs “exclusive-OR” gate 74LS86
1
11

Double four-inputs “NOR” gate CD4002
1
III Principle of the Experiment
1 To study the configurations of the chips;
2 To fill in the vacancies
1) The operation voltage of the 74LS TTL integrated circuit（ ）, the logic high level of voltage 1 is （ ）volts, the logic low level of voltage 0 is （ ）volts;
2) If there is no input signal, TTL gate circuit can be regarded as（ ）; and it can be regarded as （ ） when it is pulled out from or inserted into slots.
3)CMOS integrated circuits: A. the voltage range of CD4000series is（ ）;
B. the voltage range of CD000series is（ ）;
3 To design a vote-circuit with three inputs and one output, of which the output follows the most of inputs:
1) List the logic table and give the simplest logic expressions with AND-OR gates;
2)Implement the circuit with the given chips and draw the logic diagram (the chips and gates are limited to least);
3）Verify the function and draw the state-table;
4 To design a half-adder (the requirements should be same as that of procedure “3”);

5 To design a full-adder To design a half-adder (the requirements should be same as that of procedure “3”);
6 To design a logic answer-circuit : three inputs are A, B, and C; three outputs are , , and ; and the logic relationship are =A··, =B··, and =C··
inputs
outputs
A
B
C

1
0
0
1
0
0
0
1
0
0
1
0
0
0
1
0
0
1

IV Lab Work
1 Logic functions verification of TLL gate circuits;

2 Logic functions verification of CMOS gate circuits;

3 Logic functions test of logic vote-circuit;

4 Logic functions verification of the half-adder & full-adder;

5 Logic functions verification of logic answer-circuit.

V Requirements of the Experiment Report
1 Filling in the tables, verifying the logic circuit, and comparing & analyzing the results;
2 Discussing the input pins of gate circuits.

实验九 集成逻辑门电路及组合电路
一、实验目的
1．了解集成电路的外引线排列及其使用方法。
2．验证常用TTL、CMOS集成门电路逻辑功能，掌握其逻辑符号。
3．掌握半加器，全加器的逻辑功能，并选用元件实现之。
4．掌握组合电路的设计和实现方法
二、实验仪器设备

名 称
规格，型号
数量
1
直流稳压源

1台
2
数字电子技术实验系统

1台
3
万用表

1台
4
集成电路
四2输入与非门74LS00
1片
四2输入或非门74LS02
1片
双四输入与非门74LS20
1片
四2输入与门74LS08
1片
六反相器74LS04
1片
四二输入或门74LS32
1片
四2输入异或门74LS86
1片
双四输入或非门CD4002
1片
三、预习要求
1．画好实验用各芯片管脚图。
2．完成下列填空
1)74LS(74)系列TTL集成电路的工作电压为（ ），逻辑高平1时（ ），低电平0时（ ）
2)TTL门电路输入端不接信号时，视为（ ），在拔插集成块时，（ ）。
3)CMOS集在成电路中：A.CD4000系列电源电压范围为（ ）;
B.CD000系列电源电压为（ ）
3．设计一个多数表决器电路，该电路有三个输入端，一个输出端，其功能是输出电平与输入信号的多数电平一致，要求如下：
1)列写真值表，写出最简的与或逻辑表达式；
2)用提供的芯片实现电路，要求使用的芯片最少，门数最少，画出实现的逻辑电路图；
3）画出验证此功能的状态表格。
4．设计一个半加器，即只考虑两个加数本身相加，不考虑从低位来的进位，要求如上3。

5．设计一个全加器，即不仅要考虑两个加数本身相加，还要考虑从低位来的进位，要求如上3。
6．抢答显示器的设计，它的控制要求为：现有三组竞赛者参加抢答竞赛，每组竞赛都有一个抢答按扭开关，竞赛者要抢答问题则需抢先拔动开关，则抢先回答者对应的显示器就发光，而后拔动开关者无效。设计提示：设输入变量A、B、C分别代表三组竞赛者，输出、、分别表示A、B、C三组的抢答显示指示灯。设首先拔动开关者为1，则A、B、C只有三种状态，即为100，010，001，在抢答者拔动开关后，必须用它的输出同时去切断另两组的输出信号，其抢答状态如表，据此表写出其逻辑表达式，并画出用与非门器件实现的逻辑图。（=A··；=B··；=C··）
输 入
输 出
A
B
C

1
0
0
1
0
0
0
1
0
0
1
0
0
0
1
0
0
1
四、实验任务与方法
1．TLL门电路逻辑功能验证
在数字实验装置上安装好TLL门电路芯片，该芯片输入端接逻辑开关，输出端接LED发光二极管，检查无误后接通稳压电源“5V”。按状态表输入信号，现定输出结果（LED发光二极管）灯亮为1，灯灭为0，填入自拟表格中，并用万用表测0，1电平值。
2．CMOS门电路逻辑功能验证
CMOS门电路逻辑功能验证方法同TLL门电路，需注意其不用的输入端管脚不能悬空要接地，当输入端需改变接连线时，需切断电源。
3．表决电路的逻辑功能的测试
对照预习中设计的表决器的电路，按所列表格验证逻辑功能。若不符合，则重新设计。图9-1为其中一种方案的电路。
4．半加器、全加器的逻辑功能验证的过程如上。
5．抢答显示器的逻辑功能的验证
对照预习中的显示器的电路，按所列表格验证逻辑功能。实验注意：每次抢答结束，A、B、C必须回“0”。
五、实验报告要求
1．按实验报告结果填写表格，画出验证后的逻辑电路图，与预习内容进行比较分析设计与实验的关系。
2．讨论门电路输入端的处置方法。
·6·