W5500 高清晰中文数据手册.pdf

Copyright 2013 WIZnet Co.,Ltd.All rights reserved.W5500 数据手册数据手册 Version 1.0 http:/www.wiznet.co.kr http:/ W5500 数据手册 版本 1.0(2013 八月)2/67 W5500 W5500 是一款全硬件 TCP/IP 嵌入式以太网控制器，为嵌入式系统提供了更加简易的互联网连接方案。W5500 集成了 TCP/IP 协议栈，10/100M 以太网数据链路层（MAC）及物理层（PHY），使得用户使用单芯片就能够在他们的应用中拓展网络连接。久经市场考验的 WIZnet 全硬件 TCP/IP 协议栈支持 TCP,UDP,IPv4,ICMP,ARP,IGMP 以及 PPPoE 协议。W5500 内嵌 32K 字节片上缓存以供以太网包处理。如果你使用 W5500，你只需要一些简单的 Socket 编程就能实现以太网应用。这将会比其他嵌入式以太网方案更加快捷、简便。用户可以同时使用 8 个硬件 Socket 独立通讯。W5500 提供了 SPI（外设串行接口）从而能够更加容易与外设 MCU 整合。而且，W5500 的使用了新的高效 SPI 协议支持 80MHz 速率，从而能够更好的实现高速网络通讯。为了减少系统能耗，W5500 提供了网络唤醒模式（WOL）及掉电模式供客户选择使用。特点特点-支持硬件 TCP/IP 协议：TCP,UDP,ICMP,IPv4,ARP,IGMP,PPPoE-支持 8 个独立端口（Socket）同时通讯-支持掉电模式-支持网络唤醒-支持高速串行外设接口（SPI 模式 0，3）-内部 32K 字节收发缓存-内嵌 10BaseT/100BaseTX 以太网物理层（PHY）-支持自动协商（10/100-Based 全双工/半双工）-不支持 IP 分片-3.3V 工作电压，I/O 信号口 5V 耐压；-LED 状态显示（全双工/半双工，网络连接，网络速度，活动状态）-48 引脚 LQFP 无铅封装（7x7mm,0.5mm 间距）W5500 数据手册 版本 1.0(2013 八月)3/67 目标应用目标应用 W5500 适合于以下嵌入式应用：-家庭网络设备:机顶盒、个人录像机、数码媒体适配器-串行转以太网:门禁控制、LED 显示屏、无线 AP 继电器等-并行转以太网:POS/微型打印机、复印机-USB 转以太网:存储设备、网络打印机-GPIO 转以太网:家庭网络传感器-安全系统:数字录像机、网络摄像机、信息亭-工厂和楼宇自动化控制系统-医疗监测设备-嵌入式服务器 W5500 数据手册 版本 1.0(2013 八月)4/67 方框图方框图 W5500 数据手册 版本 1.0(2013 八月)5/67 目录目录 1 引脚分配引脚分配.8 1.1 引脚描述.8 2 主机接口主机接口.13 2.1 SPI 工作模式.14 2.2 SPI 数据帧.15 2.2.1 地址段.15 2.2.2 控制段.16 2.2.3 数据段.18 2.3 可变数据长度模式（VDM）Variable Length Data Mode(VDM).18 2.3.1 写访问VDM 模式.19 2.3.2 读访问VDM 模式.22 2.4 固定数据长度模式（FDM）Fixed Length Data Mode(FDM).25 2.4.1 写访问FDM 模式 Write Access in FDM.26 2.4.2 读访问FDM 模式 Read Access in FDM.27 3 寄存器和内存构成寄存器和内存构成 Register and Memory Organization.28 3.1 通用寄存器区 Common Register Block.30 3.2 Socket 寄存器区 Socket Register Block.31 3.3 内存 Memory.32 4 寄存器描述寄存器描述 Register Descriptions.33 4.1 通用寄存器 Common Registers.33 4.2 Socket 端口寄存器 Socket Registers.45 5 电气规范电气规范.59 5.1 绝对最大额定值.59 5.2 绝对最大额定值(电气灵敏度).59 5.3 直流特性.61 5.4 功耗 Power Dissipation.62 5.5 交流特性.62 5.5.1 复位时钟.62 5.5.2 唤醒时间.62 5.5.3 晶体特性.63 5.5.4 SPI 时钟.63 5.5.5 变压器特性.65 5.5.6 极性变换 MDIX.65 6 封装描述封装描述.66 文档历史信息文档历史信息.67 W5500 数据手册 版本 1.0(2013 八月)6/67 插图插图清单清单 图 1 W5500 引脚分布.8 图 2 外部参考电阻.11 图 3 晶振参考电路.12 图 4 可变数据长度模式（SCSn 受主机控制）.13 图 5 固定数据长度模式（SCSn 保持接地）.13 图 6 SPI 模式 0&3.14 图 7 SPI 数据帧格式.15 图 8 在 VDM 模式下读 SPI 数据帧.19 图 9 VDM 模式下，SIMR 寄存器写操作.20 图 10 在 VDM 模式下，向 Socket1 的发送缓存区 0 x0040 中写入 5 字节数据.21 图 11 在 VDM 模式下读 SPI 数据帧.22 图 12 在 VDM 模式下读 S7_SR.23 图 13 在 VDM 模式下，读取 Socket 3 接收缓存 0 x0100 中的 5 字节数据.24 图 14 在 FDM 模式下，1 字节写访问 SPI 数据帧.26 图 15 在 FDM 模式下，2 字节写访问 SPI 数据帧.26 图 16 在 FDM 模式下，4 字节写访问 SPI 数据帧.26 图 17 在 FDM 模式下，1 字节读访问 SPI 数据帧.27 图 18 在 FDM 模式下，2 字节读访问 SPI 数据帧.27 图 19 在 FDM 模式下，4 字节读访问 SPI 数据帧.27 图 20 寄存器及内存构成.29 图 21 INTLEVEL 时序.35 图 22 复位时钟.62 图 23 SPI 时钟.63 图 24 变压器类型.65 图 25 封装描述.66 W5500 数据手册 版本 1.0(2013 八月)7/67 列表清单列表清单 表格 1 引脚类型标记.8 表格 2 W5500 引脚描述.9 表格 3 SPI 数据帧控制段对应位的说明.16 表格 4 通用寄存器的偏移地址.30 表格 5 Socket n 寄存器区中的偏移地址(0n7).31 表格 6 通用寄存器描述.33 表格 7 IR 说明.36 表格 8 IMR 说明.37 表格 9 SIR 描述.38 表格 10 SIMR 描述.38 表格 11 PHYCFGR 描述.43 表格 12 Sn_MR 描述.45 表格 13 Sn_CR 描述.47 表格 14 Sn_IR 描述.49 表格 15 Sn_SR 状态描述.50 表格 16 Sn_SR 临时状态描述.51 表格 17 Sn_MSSR 描述.54 表格 18 Sn_IMR 描述.58 表格 19 绝对最大额定值.59 表格 20 ESD.59 表格 21 静态锁定.59 表格 22 直流特性.61 表格 23 功耗.62 表格 24 复位时钟.62 表格 25 晶体特性.63 表格 26 SPI 时钟.63 表格 27 变压器特性.65 W5500 数据手册 版本 1.0(2013 八月)8/67 1 引脚分配引脚分配 图 1 W5500 引脚分布 1.1 引脚描述 表格 1 引脚类型标记 类型类型 说明说明 I 输入（Input）O 输出（Output）I/O 输入/输出（Input/Output）A 模拟（Analog）PWR 3.3V电源 GND 地 TXNTXPAGNDAVDDRXNRXPDNCAVDDAGNDEXRES1AVDDNC123456789101112363534333231302928272625W5500NCAGNDAVDDAGNDAVDDVBGAGNDTOCAPAVDD1V2ORSVDSPDLEDMOSIMISOSCLKSCSnXOXI/CLKINGNDVDDACTLEDDUPLEDLINKLEDINTnAGNDNCNCPMODE0PMODE1PMODE2RSVDRSVDRSVDRSVDRSVDRSTn13141516171819202122232448474645444342414039383748LQFP W5500 数据手册 版本 1.0(2013 八月)9/67 表格 2 W5500 引脚描述 引脚编号引脚编号 符号符号 内部偏移内部偏移1 类型类型 说明说明 1 TXN-AO TXP/TXN 信号对信号对（TXP/TXN Signal Pair）差分信号传输 2 TXP-AO 3 AGND-GND 模拟地模拟地（Analog ground）4 AVDD-PWR 模拟模拟 3.3V 电源电源（Analog 3.3V power）5 RXN-AI RXP/RXN 信号对（信号对（RXP/RXN Signal Pair）差分信号接收 6 RXP-AI 7 DNC-AI/O 未连接引脚未连接引脚（Do Not connect Pin）8 AVDD-PWR 模拟模拟 3.3V 电源电源（Analog 3.3V power）9 AGND-GND 模拟地模拟地（Analog ground）10 EXRES1-AI/O 外部参考电阻（外部参考电阻（External Reference Resistor）该引脚需要连接一个精度为 1%的 12.4K 外部参考电阻，为内部模拟电路提供偏压；详细内容请参考外部参考电阻（图 2）；11 AVDD-PWR 模拟模拟 3.3V（Analog 3.3V power）12-NC 13-NC 14 AGND-GND 模拟地（模拟地（Analog ground）15 AVDD-PWR 模拟模拟 3.3V（Analog 3.3V power）16 AGND-GND 模拟地（模拟地（Analog ground）17 AVDD-PWR 模拟模拟 3.3V（Analog 3.3V power）18 VBG-AO 带隙输出电压（带隙输出电压（Band Gap Output Voltage）该引脚在 25环境中测量为 1.2V，必须悬空；19 AGND-GND 模拟地（模拟地（Analog ground）20 TOCAP-AO 外部参考电容（外部参考电容（External Reference Capacitor）该引脚必须连接一个 4.7uF 电容；而且至该电容的走线要尽量的短一些，从而保证内部信号的稳定；21 AVDD-PWR 模拟模拟 3.3V（Analog 3.3V power）22 1V2O-AO 1.2V 输出稳压（输出稳压（1.2V Regulator output voltage）该引脚必须连接一个 10nF 电容；这是内部稳压器的输出电压；23 RSVD Pull-down I 该引脚必须接地 24 SPDLED-O 网络速度指示灯（网络速度指示灯（Speed LED）显示当前连接的网络速度状态：1 在硬件重启后，内部偏移 Internal Bias after hardware reset W5500 数据手册 版本 1.0(2013 八月)10/67 低电平：100Mbps；高电平：10Mbps；25 LINKLED-O 网络连接指示灯（网络连接指示灯（Link LED）显示当前连接状态：低电平：连接建立；高电平：未连接；26 DUPLED-O 全全/半双工指示灯（半双工指示灯（Duplex LED）显示当前连接的双工状态：低电平：全双工状态；高电平：半双工状态；27 ACTLED-O 活动状态指示灯（活动状态指示灯（Active LED）显示数据收/发活动时，物理介质子层的载波侦听活动情况：低电平：有物理介质子层的载波侦听信号；高电平：无物理介质子层的载波侦听信号；28 VDD-PWR 数字数字 3.3V（Digital 3.3V Power）29 GND-GND 数字地（数字地（Digital Ground）30 XI/CLKIN-AI 外部时钟输入晶振（外部时钟输入晶振（Crystal input/External Clock input）外部 25MHz 晶振输入。这个引脚也可以连接单向 TTL 晶振。3.3V 时钟须采用外部时钟输入。如果采用该方式，XO 引脚需要悬空；详情参考晶振参考电路（图 3）31 XO-AO 外部时钟输入晶振输出（外部时钟输入晶振输出（Crystal output）外部 25MHz 晶振输出；注意：如果通过 XI/CLKIN 驱动使用外部时钟，该引脚悬空；32 SCSn Pull-up I 片选（片选（Chip Select for SPI bus）选用 W5500 的 SPI 接口，该引脚低电平有效：低电平：选用；高电平：不选用；33 SCLK-I SPI 时钟输入（时钟输入（SPI clock input）该引脚用于接收 SPI 主机的 SPI 时钟信号 34 MISO-O SPI 主机输入从机（主机输入从机（W5500）输出）输出 35 MOSI-I SPI 主机输出从机（主机输出从机（W5500）输入）输入 36 INTn-O 中断输出（中断输出（Interrupt output）低电平有效；低电平：W5500 的中断生效；高电平：无中断；W5500 数据手册 版本 1.0(2013 八月)11/67 37 RSTn Pull-up I 重置（重置（Reset）低电平有效；该引脚需要保持低电平至少 500 us，才能重置 W5500；38 RSVD Pull-down I 必须接地；39 RSVD Pull-down I 必须接地；40 RSVD Pull-down I 必须接地；41 RSVD Pull-down I 必须接地；42 RSVD Pull-down I 必须接地；43 PMODE 2 Pull-up I PHY 工作模式选择引脚工作模式选择引脚 这个引脚决定了网络工作模式。具体请参考以下表格：PMODE 2:0 说明 2 1 0 0 0 0 10BT 半双工，关闭自动协商；0 0 1 10BT 全双工，关闭自动协商；0 1 0 100BT 半双工，关闭自动协商；0 1 1 100BT 全双工，关闭自动协商；1 0 0 100BT 半双工，启用自动协商；1 0 1 未启用 1 1 0 未启用 1 1 1 所有功能，启动自动协商.44 PMODE1 Pull-up I 45 PMODE0 Pull-up I 46-NC 47-NC 48 AGND-GND 模拟地（模拟地（Analog ground）在 EXRES1 引脚和模拟地之间需要接一个 12.4K，精度为1%的电阻。如下图所示：图 2 外部参考电阻 晶振参考周边电路如下图所示：W5500 数据手册 版本 1.0(2013 八月)12/67 图 3 晶振参考电路 W5500 数据手册 版本 1.0(2013 八月)13/67 2 主机接口 W5500 提供了 SPI（串行外部接口）作为外设主机接口，共有 SCSn,SCLK,MOSI,MISO 4 路信号，且作为 SPI 从机工作。W5500 与 MCU 的连接方式如图 4 和图 5 所示。根据其工作模式（可变数据长度模式/固定数据长度模式）将分别在第 2.3 章节和 2.4 章节做解释说明。如图 4 所示，可以与其他 SPI 设备共用 SPI 接口 在可变数据长度模式中（如图 4 所示），W5500 可以与其他 SPI 设备共用 SPI 接口。但是一旦将 SPI 接口指定给 W5500 之后，则不能再与其他 SPI 设备共用，如图 5 所示。在可变数据长度模式（如图 4 所示），W5500 可以与其他 SPI 设备共用 SPI 接口。然而，在固定数据长度模式（如图 5 所示），SPI 将指定给 W5500，不能与其他 SPI 设备共享。图 4 可变数据长度模式（SCSn 受主机控制）图 5 固定数据长度模式（SCSn 保持接地）SPI 协议定义了四种工作模式（模式 0，1，2，3）。每种模式的区别是根据 SCLK的极性及相位不同定义的。SPI 的模式 0 和模式 3 唯一不同的就是在非活动状态下，SCLK 信号的极性。SPI 的模式 0 和 3，数据都是在 SCLK 的上升沿锁存，在下降沿输出。W5500 支持 SPI 模式 0 及模式 3.MOSI 和 MISO 信号无论是接收或发送，均遵从从最高标志位（MSB）到最低标志位（LSB）的传输序列。SPI MASTERMCU(External Host)SPI SLAVEW5500SCSnSCLKMOSIMISOSCSnSCLKMOSIMISOSPI MASTERMCU(External Host)SPI SLAVEW5500SCSnSCLKMOSIMISOSCSnSCLKMOSIMISO W5500 数据手册 版本 1.0(2013 八月)14/67 图 6 SPI 模式 0&3 2.1 SPI 工作模式 W5500 与外设主机的通讯受 SPI 数据帧控制（参考第 2.2 章节 SPI 数据帧）。W5500 的帧分为 3 段：地址段，控制段，数据段。地址段为 W5500 寄存器或 TX/RX 内存指定了 16 位的偏移地址。控制段指定了地址段设定的偏移区域的归属，读/写访问模式以及 SPI 工作模式（可变长度模式/固定长度模式）。数据段可以设定为任意长度（N-字节，1N）或者是固定的长度：1 字节，2 字节或 4 字节；如果 SPI 工作模式设置为可变数据长度模式（VDM），SPI 的 SCSn 信号需要由外部主机通过 SPI 帧控制。在可变数据长度模式下，SCSn 控制 SPI 帧的开始和停止：SCSn 信号拉低（高电平到低电平），即代表 W5500 的 SPI 帧开始（地址段）；SCSn 信号拉高（低电平到高电平），即代表 W5500 的 SPI 帧结束（数据段的随机 N字节数据结尾）；SCLKM I SO/M O SISam pl i ngToggl i ngM ode 3:SCLK i dl e l evel hi ghSCLKM I SO/M O SISam pl i ngToggl i ngM ode 0:SCLK i dl e l evel l ow W5500 数据手册 版本 1.0(2013 八月)15/67 2.2 SPI 数据帧 W5500 的 SPI 数据帧包括了 16 位地址段的偏移地址，8 位控制段和 N 字节数据段。如图 7 所示。8 位控制段可以通过修改区域选择位(BSB4:0)，读/写访问模式位(RWB)以及 SPI工作模式位(OM1:0)来重新定义。区域选择位选择了归属于偏移地址的区域。图 7 SPI 数据帧格式 W5500 支持数据的连续读/写。其流程为数据从（2/4/N 字节连续数据的）偏移地址的基址开始传输，偏移地址会（自增寻址）加 1 传输接下来的数据。2.2.1 地址段 地址段为 W5500 的寄存器或 TX/RX 缓存区指定了 16 位的偏移地址。这 16 位偏移地址的值来自于从最高标志位到最低标志位的顺序传输。SPI 数据帧的数据段（2/4/N 字节）通过偏移地址自增（每传输 1 字节偏移地址加 1）支持连续数据读/写。16btis Offset Address0123Data 1Bit 157 6 5 4 3 2 107 6 5 4 3 2 107 6 5 4 3 2 10Control ByteN+2Data N7 6 5 4 3 2 10.Address PhaseControl PhaseD ata PhaseN =1 MSB first MSB first 14 13 12 11 1098BlockSelect BitsOPModeRW W5500 数据手册 版本 1.0(2013 八月)16/67 2.2.2 控制段 控制段指定了地址段设定的偏移区域的归属，读/写访问模式以及 SPI 工作模式。7 6 5 4 3 2 1 0 BSB4 BSB3 BSB2 BSB1 BSB0 RWB OM1 OM0 表格 3 SPI 数据帧控制段对应位的说明 位位 符号符号 说明说明 73 BSB 4:0 区域选择位区域选择位-Block Select Bits W5500有1个通用寄存器，8 个 Socket 寄存器，以及对应每个 Socket 的读/写缓存。接下来的表格中显示了区域选择位（BSB4:0）的区域选择：BSB 4:0 含义Meaning 00000 选择通用寄存器 00001 选择Socket 0寄存器 00010 选择Socket 0发送缓存 00011 选择Socket 0接收缓存 00100 保留位 00101 选择Socket 1寄存器 00110 选择Socket 1发送缓存 00111 选择Socket 1接收缓存 01000 保留位 01001 选择Socket 2寄存器 01010 选择Socket 2发送缓存 01011 选择Socket 2接收缓存 01100 保留位 01101 选择Socket 3寄存器 01110 选择Socket 3发送缓存 01111 选择Socket 3接收缓存 10000 保留位 10001 选择Socket 4寄存器 10010 选择Socket 4发送缓存 10011 选择Socket 4接收缓存 10100 保留位 10101 选择Socket 5寄存器 10110 选择Socket 5发送缓存 10111 选择Socket 5接收缓存 W5500 数据手册 版本 1.0(2013 八月)17/67 11000 保留位 11001 选择Socket 6寄存器 11010 选择Socket 6发送缓存 11011 选择Socket 6接收缓存 11100 保留位 11101 选择Socket 7寄存器 11110 选择Socket 7发送缓存 11111 选择Socket 7接收缓存 如果选择了保留位，将会导致 W5500 故障。2 RWB 读读/写写访问访问模式位模式位-Read/Write Access Mode Bit 该位设置读/写访问模式：0：读 1：写 10 OM 1:0 SPI 工作模式位工作模式位-SPI Operation Mode Bits 该位设置 SPI 工作模式。SPI 模式支持 2 种模式：可变数据长度模式和固定长度模式 -可变数据长度模式（可变数据长度模式（VDM）：）：数据长度通过 SCSn 控制；外设主机使 SCSn 信号拉低（高电平到低电平），并通知 W5500 SPI数据帧地址段的起始地址。然后外设主机传输控制段。此时，OM1:0=00。在 N 字节数据段传输完毕后，SCSn 信号拉高（低电平到高电平）且通知 W5500SPI 数据帧数据段的结束地址。在可变数据长度模式下，SCSn 必须通过外设主机通过 SPI 数据帧单元控制。（参见图 4）-固定数据长度模式（固定数据长度模式（FDM）:在固定数据长度模式下，数据的长度通过 OM1:0位来设定，但是不能为00。所以，SCSn 信号应该保持低电平状态，然后根据 OM1:0的值确定一种长度类型（介于 1 字节，2 字节，4 字节）。（参见图 5）下图显示的是根据 OM1:0位不同值下的 SPI 工作状态：W5500 数据手册 版本 1.0(2013 八月)18/67 OM1:0 含义Meaning 00 可变数据长度模式，N字节数据段（1 N）01 固定数据长度模式，1字节数据长度（N=1）10 固定数据长度模式，1字节数据长度（N=2）11 固定数据长度模式，1字节数据长度（N=4）2.2.3 数据段 在 SPI 工作模式位 OM1:0设定了控制端之后，数据段被设定为 2 种长度类型：1 种为可变的 N 字节长度（可变数据长度模式），另以一种为确定的 1/2/4 字节长度（固定数据长度模式）。此时，1 字节数据从最大标志位到最小标志位，通过 MOSI 或者 MISO 信号传输。2.3 可变数据长度模式 在 VDM 模式下，SPI 数据帧的长度被外设主机控制的 SCSn 所定义。这就意味着数据段长度根据 SCSn 的控制，可以是一个随机值（从 1 字节到 N 字节任何长度均可）。在 VDM 模式下，M1:0位必须为00。W5500 数据手册 版本 1.0(2013 八月)19/67 2.3.1 写访问VDM 模式 图 8 在 VDM 模式下读 SPI 数据帧 图 8 显示的是在外部主机控制 W5500 读操作时的 SPI 数据帧。在 VDM 模式下，SPI 数据帧的控制段：读写控制位（RWB）为1，工作模式位为00。此时外设主机在传输 SPI 数据帧之前，须拉低 SCSn 信号引脚。然后主机通过 MOSI 将 SPI 数据帧的所有位传输给 W5500，并在 SCLK 的下降沿同步。在完成 SPI 数据帧的传输后，主机拉高 SCSn 信号（低电平到高电平）。当 SCSn 保持低电平且数据段持续传输，即可实现连续数据写入。RWBSCSnMOSI7654321043201514321013120SCLK1213141516 bits Offset AddressBSB4:01718162021222325262427282930318-bit Data 1MODE0MODE3191MOSI765432107654321076543210MISOSCSnSCLK33343235363737398N+168N+248-bit Data 2.8-bit Data N.O M 1:0MISOW00SCSn shoud be rem ai ned l ow unti l SPI Fram e Transm i t done.SCSn Shoul d be rem ai ned l ow unti l SPI Fram e Transm i t done.SPI Fram e StartSPI Fram e End W5500 数据手册 版本 1.0(2013 八月)20/67 1 字节数据写字节数据写访问示例访问示例 当主机在 VDM 模式下，向通用寄存器区域中的 Socket 中断屏蔽寄存器写入数据0 xAA时，SPI 数据帧的写操作如下所示：Offset Address=0 x0018 BSB4:0 =00000 RWB =1 OM1:0 =00 1st Data =0 xAA 在传输 SPI 数据帧之前，外设主机须拉低 SCSn，然后主机在时钟（SCLK）跳变时同步传输 1 位数据。在 SPI 数据帧传输完毕后，外设主机拉高 SCSn。（参考图 9）图 9 VDM 模式下，SIMR 寄存器写操作 SCSn W5500 数据手册 版本 1.0(2013 八月)21/67 N 字节写访问示例字节写访问示例 当主机在 VDM 模式下，向通用寄存器区域中的 Socket 中断屏蔽寄存器写入 5 字节数据时（0 x11,0 x22,0 x33,0 x44,0 x55），SPI 数据帧的写操作如下所示：Offset Address=0 x0040 BSB4:0 =00110 RWB =1 OM1:0 =00 1st Data =0 x11 2nd Data =0 x22 3rd Data =0 x33 4th Data =0 x44 5th Data =0 x55 N 字节的写访问如图 10 所示。5 字节的数据被连续地写入 Socket 1 的写缓存地址：0 x0040 0 x0044。在 SPI 数据帧传输时，外设主机拉低 SCSn（高电平到低电平）。在 SPI 数据帧传输完毕时，外设主机拉高 SCSn（低电平到高电平）。图 10 在 VDM 模式下，向 Socket1 的发送缓存区 0 x0040 中写入 5 字节数据 SCSnSCSn W5500 数据手册 版本 1.0(2013 八月)22/67 2.3.2 读访问VDM 模式 图 11 在 VDM 模式下读 SPI 数据帧 图 11 显示的是当外设主机访问 W5500 做读访问时，SPI 的数据帧格式。在 VDM 模式下，读/写访问位（RWB）为0（读模式），SPI 数据帧控制段的工作模式位（OM1:0）为00。与此同时，在 SPI 数据帧传输之前，外设主机拉低 SCSn（高电平到低电平）。然后主机通过 MOSI 将地址及控制段的所有位传输给 W5500.所有为将在 SCLK 的下降沿同步。之后在同步采样时钟（SCLK）的上升沿，主机通过 MISO 接收到所有数据位。在接收完所有数据后，主机拉高 SCSn（低电平到高电平）。当 SCSn 保持低电平且数据段持续传输，即可实现连续数据读取。MOSIMISOSCSnSCLK3334323536373839.8N+168N+247654321076543210765432108-bit Data 2.8-bit Data NSCSn Shoul d be rem ai ned l ow unti l SPI Fram e Transm i t&Recei ve done.SPI Fram e EndSCSnMOSI43201514321013MISO120SCLK1213141516bits Offset Address1718162021222325262427282930318-bit Data 1MODE0MODE319176543210BSB4:0RWBO M 1:0R00SCSn shoud be rem ai ned l ow unti l SPI Fram e Transm i t&Recei ve done.SPI Fram e Start W5500 数据手册 版本 1.0(2013 八月)23/67 1 字节数据读访问示例字节数据读访问示例 在VDM模式下，当主机读取Socket 7寄存器区的Socket状态寄存器(S7_SR),SPI 数据帧的数据读取如下所示。我们让 S7_SR 设置为 Socket 建立模式下（0 x17）。Offset Address=0 x0003 BSB4:0 =11101 RWB =0 OM1:0 =00 1st Data =0 x17 在 SPI 数据帧传输之前，外设主机拉低 SCSn（高电平到低电平）。然后外设主机通过 MOSI 传输地址段和控制段给 W5500.然后主机通过 MISO 接收到接收完的数据。在完成数据段的接收后，主机拉高 SCSn（低电平到高电平）。（参考图 12）图 12 在 VDM 模式下读 S7_SR SCSn W5500 数据手册 版本 1.0(2013 八月)24/67 N 字节读访问示例字节读访问示例 在VDM模式下，当从Socket 3的地址为0 x0100的读取缓存中读取5字节的数据（0 xAA,0 xBB,0 xCC,0 xDD,0 xEE）。这 5 个字节数据的读访问 SPI 数据帧如下所示。Offset Address=0 x0100 BSB4:0 =01111 RWB =0 OM1:0 =00 1st Data =0 xAA 2nd Data =0 xBB 3rd Data =0 xCC 4th Data =0 xDD 5th Data =0 xEE N 字节读访问如图 13 所示。从 Socket 3 的接收缓存（地址 0 x0100 0 x0104），连续地读取这 5 字节的数据（0 xAA,0 xBB,0 xCC,0 xDD,0 xEE）。在 SPI 传输数据帧之前，外设主机将 SCSn 拉低。（高电平到低电平）在 SPI 数据段结束时，外设主机将 SCSn 拉高。（低电平到高电平）图 13 在 VDM 模式下，读取 Socket 3 接收缓存 0 x0100 中的 5 字节数据 SCSnSCSn W5500 数据手册 版本 1.0(2013 八月)25/67 2.4 固定数据长度模式（FDM）在外设主机不能控制 SCSn 时，可以使用固定数据长度模式。此时，SCSn 必须连接到低电平（保持接地）。与此同时，SPI 接口不能与其他 SPI 设备共享。（如图 5 所示）在可变数据长度模式（VDM）中，数据段长度右 SCSn 控制。但是在固定长度模式（FDM）中，数据长度由 SPI 工作模式位的控制段的值控制（OM1:0）=01/10/11）。由于除了 SCSn 信号和工作模式位（OM1:0）设置之外，FDM 模式下 SPI 数据帧与 VDM 模式下的相同，所以此时具体的描述就省略了。除非特殊情况，一般不提倡使用 FDM 模式。此外，如2.4.1 章节及2.4.2 章节所述，我们只能使用 1/2/4 字节 SPI 数据帧。使用其他长度数据帧会导致 W5500 功能问题。W5500 数据手册 版本 1.0(2013 八月)26/67 2.4.1 写访问FDM 模式 1 字节写访问字节写访问 图 14 在 FDM 模式下，1 字节写访问 SPI 数据帧 2 字节写访问字节写访问 图 15 在 FDM 模式下，2 字节写访问 SPI 数据帧 4 字节写访问字节写访问 图 16 在 FDM 模式下，4 字节写访问 SPI 数据帧 W5500 数据手册 版本 1.0(2013 八月)27/67 2.4.2 读访问FDM 模式 1 字节读访问字节读访问 图 17 在 FDM 模式下，1 字节读访问 SPI 数据帧 2 字节读访问字节读访问 图 18 在 FDM 模式下，2 字节读访问 SPI 数据帧 4 字节读访问字节读访问 图 19 在 FDM 模式下，4 字节读访问 SPI 数据帧 W5500 数据手册 版本 1.0(2013 八月)28/67 3 寄存器和内存构成 W5500 有 1 个通用寄存器，8 个 Socket 寄存器区，以及对应每个 Socket 的收/发缓存区。每个区域均通过 SPI 数据帧的区域选择位（BSB4:0）来选取。图 20 显示了区域选择位（BSB4:0）选择的区域以及收/发缓存区的可用偏移地址范围。每一个 Socket 的发送缓存区都在一个 16KB 的物理发送内存中，初始化分配为 2KB。每一个 Socket 的接收缓存区都在一个 16KB 的物理接收内存中，初始化分配为 2KB。无论给每个 Socket 分配多大的收/发缓存，都必须在 16 位的偏移地址范围内（从0 x0000 到 0 xFFFF）。关于 16KB 收/发内存的构成及访问方式的更多信息，请参考3.3 章节。W5500 数据手册 版本 1.0(2013 八月)29/67 图 20 寄存器及内存构成 Block Select BitsBlocksPhysical 16KB RX Memory16bist Offset AddressValid Range.11111(0 x1F)11110(0 x1E)11101(0 x1E)11100(0 x1C)11011(0 x1B)11010(0 x1A)11001(0 x19)11000(0 x18)10111(0 x17)10110(0 x16)10101(0 x15)10011(0 x13)10010(0 x12)10001(0 x11)01000(0 x10)01111(0 x0F)01110(0 x0E)01101(0 x0D)01100(0 x0C)01011(0 x0B)01010(0 x0A)01001(0 x09)01000(0 x08)0