微型计算机技术及应用习题解答戴梅萼样本.doc

《微机原理与接口技术》教案之习题答案

与戴梅萼编著
《微型计算机技术及应用》
一书配套使用

喻 其 山
10月18日
目录
第 1 章 微型计算机概述 1
第 2 章 8086微解决器 1
第 3 章 8086寻址方式和指令系统 7
第 4 章 存储器和高速缓存技术 8
第 5 章 微型计算机和外设数据传播 9
第 6 章 串并行通信和接口技术 12
第 7 章 中断控制器、DMA控制器和计数器/定期器 19
第 8 章 模/数和数/模转换 28
第 9 章 键盘和LED显示屏 30
第 10 章 CRT技术 33
第 11 章 打印机接口技术 34
第 12 章 软盘、硬盘和光盘子系统 36
第 13 章 总线 37
第 14 章 主机系统构造和工作原理 38
第 15 章 微型机操作系统 43

第 1 章 微型计算机概述
1.1 微解决器、微型计算机和微型计算机系统三者之间有什么不同？
答：① 微解决器是微型计算机核心，是微型计算机一某些。它是集成在一块芯片上CPU，由运算器和控制器构成。
② 微型计算机涉及微解决器、存储器、I/O接口和系统总线，是微型计算机系统主体。
③ 微型计算机系统涉及微型计算机、外设及系统软件三某些。
1.2 CPU在内部构造上由哪几某些构成？CPU应具备哪些重要功能？
答：1.CPU在内部构造上由如下几某些构成：
① 算术逻辑部件(ALU)；
② 累加器和通用寄存器组；
③ 程序计数器(指令指针)、指令寄存器和译码器；
④ 时序和控制部件。
2.CPU应具备如下重要功能：
① 可以进行算术和逻辑运算；
② 可保存少量数据；
③ 能对指令进行译码并执行规定动作；
④ 能和存储器、外设互换数据；
⑤ 提供整个系统所需要定期和控制；
⑥ 可以响应其她部件发来中断祈求。
1.3 累加器和其她通用寄存器相比，有何不同？
答：许多指令执行过程以累加器为中心；输入/输出指令普通也以累加器来完毕。
1.4 微解决器控制信号有哪两类？
答：一类是通过对指令译码，由CPU内部产生。这些信号由CPU送到存储器、I/O接口电路和其她部件。另一类是微型机系统其她部件送到CPU。通惯用来向CPU发出祈求。如中断祈求、总线祈求等。
1.5 微型计算机采用总线构造有什么长处？
答：一方面是系统中各功能部件之间互有关系变为各个部件面向总线单一关系。另一方面是一种部件只要符合总线原则，就可以连接到采用这种总线原则系统中，使系统功能得到扩充。
1.6 数据总线和地址总线在构造上有什么不同之处？如果一种系统数据和地址合用一套总线或者合用某些总线，那么，要靠什么来区别地址或数据？
答：1.数据总线是双向三态；地址总线是单向输出三态。
2.数据和地址复用时，必要有一种地址选通信号来区别该总线上输出是地址还是数据。
1.7 控制总线传播信号大体有哪几种？
答：涉及CPU送往存储器和I/O接口控制信号，如读信号、写信号、中断响应信号、存储器和I/O接口区别信号等。还涉及其她部件送到CPU信号，如时钟信号、中断祈求信号、准备就绪信号等。

第 2 章 8086微解决器
2.1 总线接口部件有哪些功能？请逐个进行阐明。
答：1.总线接口部件功能是负责与存储器、I/O端口传送数据。
2.详细讲：① 总线接口部件要从内存取指令送到指令队列；
② CPU执行指令时，总线接口部件要配合执行部件从指定内存单元或者外设端口中取数据，将数据传送给执行部件，或者把执行部件操作成果传送到指定内存单元或外设端口中。
2.2 8086总线接口部件由哪几某些构成？
答：4个段地址寄存器CS、DS、ES、SS；16位指令指针寄存器IP；20位地址加法器；6字节指令队列。
2.3 段寄存器CS=1200H，指令指针寄存器IP=FF00H，此时，指令物理地址为多少？指向这一物理地址CS值和IP值是唯一吗？
答：1.该指令物理地址=CS×10H+IP=21F00H。
2.指向这一物理地址CS值和IP值不是唯一。
2.4 8086执行部件有什么功能？由哪几某些构成？
答：1.8086执行部件功能是负责指令执行。
2.4个通用寄存器AX、BX、CX、DX；4个专用寄存器BP、SP、SI、DI；标志寄存器FLAGS和算术逻辑单元ALU。
2.5 状态标志和控制标志有何不同？程序中是如何运用这两类标志？8086状态标志和控制标志分别有哪些？
答：1.不同之处在于：状态标志由前面指令执行操作成果对状态标志产生影响，即前面指令执行操作成果决定状态标志值。控制标志是人为设立。
2.运用状态标志可进行计算和判断等操作。运用控制标志可对某一种特定功能(如单步操作、可屏蔽中断、串操作指令运营方向)起控制作用。
3.8086状态标志有：SF、ZF、PF、CF、AF和OF计6个。
8086控制标志有：DF、IF、TF计3个。
2.6 8086/8088和老式计算机相比在执行指令方面有什么不同？这样设计思想有什么长处？
答：1.老式计算机在执行指令时，指令提取和执行是串行进行。8086/8088 CPU总线接口部件和执行部件在提取和执行指令时是并行同步工作。
2.8086/8088 CPU设计思想有力地提高了CPU工作效率，这也正是8086/8088成功因素之一。
2.7 总线周期含义是什么？8086/8088基本总线周期由几种时钟构成？如一种CPU时钟频率为24MHz，那么，它一种时钟周期为多少？一种基本总线周期为多少？如主频为15MHz呢？
答：1.总线周期含义是总线接口部件完毕一种取指令或传送数据完整操作所需至少时钟周期数。
2.8086/8088基本总线周期由4个时钟周期构成。
3.当主频为24MHz时，Tφ=1/24MHz≈41.7ns，T总=4Tφ≈167ns。
4.当主频为15MHz时，Tφ=1/15MHz≈66.7ns，T总=4Tφ≈267ns。
2.8 在总线周期T1、T2、T3、T4状态，CPU分别执行什么动作？什么状况下需要插入等待状态TW？TW在哪儿插入？如何插入？
答：1.在总线周期T1、T2、T3、T4状态，CPU分别执行下列动作：
① T1状态：CPU往多路复用总线上发出地址信息，以指出要寻找存储单元或外设端口地址。
② T2状态：CPU从总线上撤销地址，而使总线低16位浮置成高阻状态，为传播数据做准备。总线高4位(A19~A16)用来输出本总线周期状态信息。
③ T3状态：多路总线高4位继续提供状态信息。低16位(8088为低8位)上浮现由CPU写出数据或者CPU从存储器或端口读入数据。
④ T4状态：总线周期结束。
2.当被写入数据或者被读取数据外设或存储器不能及时地配合CPU传送数据。这时，外设或存储器会通过“READY”信号线在T3状态启动之前向CPU发一种“数据未准备好信号”，于是CPU会在T3之后插入一种或各种附加时钟周期TW。
3.TW插在T3状态之后，紧挨着T3状态。
4.插入TW状态时总线上信息状况和T3状态信息状况同样。当CPU收到存储器或外设完毕数据传送时发出“准备好”信号时，会自动脱离TW状态而进入T4状态。
2.9 从引腿信号上看，8086和8088有什么区别？
答：① 8086有16根数据/地址复用总线，8088只有8根，称AD7~AD0。
② 8086第28腿为M/，8088第28腿为M/ (为兼容8080等)。
③ 8086第34腿为/S7，8088第34腿为。
2.10 在对存储器和I/O设备读写时，要用到、、、信号，这些信号在最大模式和最小模式时分别可用如何电路得到？请画出示意图。
M/IO

RD
IOR
M/IO

WR
IOW
M/IO

RD
MR
M/IO

WR
MW
答：1.最小模式(以8086为例)：
2.最大模式：用8288总线控制器来实现。
2.11 CPU启动时，有哪些特性？如何寻找8086/8088系统启动程序？
答：1.CPU启动时，有如下特性：
① 内部寄存器等置为初值；
② 禁止中断(可屏蔽中断)；
③ 从FFFF0H开始执行程序；
④ 三态总线处在高阻状态。
2.8086/8088系统启动程序从FFFF0H单元开始无条件转移指令转入执行。
2.12 CPU在8086微机系统中，为什么惯用AD0作为低8位数据选通信号？
答：由于每当CPU和偶地址单元或偶地址端口互换数据时，在T1状态，AD0引腿传送地址信号必然为低电平。而CPU传播特性决定了只要是和偶地址单元或偶地址端口互换数据，则CPU必然通过总线低8位即AD7~AD0传播数据。可见AD0可以用来作为接于数据总线低8位上8位外设接口芯片选通信号。
2.13 8086和8088在最大模式或最小模式时，引腿信号分别有什么不同？
答：在此两种模式中，只有第24~31腿信号不同。
引腿号
24
25
26
27
28
29
30
31
最小模式信号

ALE

DT/
M/

HLDA
HOLD
最大模式信号
QS1
QS0

/
/
此外8088第34腿在最大模式时为高电平，最小模式时为SS0状态信号。8088第28腿在最小模式时为M/信号。
2.14 8086和8088是如何解决地址线和数据线复用问题？ALE信号何时处在有效电平？
答：1.在总线周期T1状态，复用总线用来输出要访问存储器或I/O端口地址给地址锁存器8282(3片)锁存；在其她状态为传送数据或作传送准备。地址锁存器8282在收到CPU发出地址锁存容许信号ALE后，锁存地址。
2.ALE信号在每个总线周期T1状态为有效高电平。
2.15 信号和A0信号是通过如何组合解决存储器和外设端口读/写？这种组合决定了8086系统中存储器偶地址体及奇地址体之间应当用什么信号来区别？如何区别？
答：1.组合状况如下：

A0
操 作
所用数据引腿
0
0
从偶地址开始读/写一种字
AD15~AD0
1
0
从偶地址单元或端口读/写一种字节
AD7~AD0
0
1
从奇地址单元或端口读/写一种字节
AD15~AD8
0
1
从奇地址开始读/写一种字(在第一种总线周期，将低8位数送AD15~AD8， 在第二个总线周期，将高8位数送AD7~AD0)
AD15~AD8
AD7~AD0
1
0
2.用A0信号来区别偶地址体和奇地址体。
3.当A0=0时选中偶地址体，A0=1时选中奇地址体。
2.16 RESET信号来到后，CPU状态有哪些特点？
答：复位信号来到后，CPU便结束当前操作，并对解决器标志寄存器FR、IP、DS、SS、ES、其她寄存器及指令队列清0，而将CS设立为FFFFH。当复位信号变为低电平后，CPU从FFFF0H单元开始执行程序。
2.17 在中断响应过程中，8086往8259A发两个信号分别起什么作用？
答：第一种负脉冲告知外部设备接口，它发出中断祈求已经得到容许；外设接口收到第二个负脉冲后，往数据总线上放中断类型码，从而CPU得到了关于此中断祈求详尽信息。
2.18 总线保持过程是如何产生和结束？画出时序图。
答：1.当系统中CPU之外另一种主模块规定占用总线时，通过HOLD引腿向CPU发一种高电平祈求信号。如果CPU此时容许让出总线，就在当前总线周期完毕时，于T4状态从HLDA引腿发出一种应答信号，对刚才HOLD祈求做出响应。同步，CPU使地址/数据总线和控制状态线处在浮空状态。总线祈求部件收到HLDA信号后，就获得了总线控制权，在此后一段时间，HOLD和HLDA都保持高电平。在总线占有部件用完总线之后，会把HOLD信号变为低电平，表达当前放弃对总线占有。8086/8088收到低电平HOLD信号后，也将HLDA变为低电平，这样，CPU又获得了地址/数据总线和控制状态线占有权。
2.时序图为：
采样
高阻
T4/TI
采样
三态引腿
HLDA
HOLD
CLK
2.19 8086系统在最小模式时应当如何配备?请画出这种配备并标出重要信号连接关系。
答：1.8086系统在最小模式时配备是：8086CPU一片，8284A时钟发生器一片，8282地址锁存器三片，8286总线收发器二片。
CLK RESET
READY
ALE
BHE
A19~A16

AD15~AD0

DEN
DT/R
8086
CPU

8284A
RESET
READY
控制总线
8282
(3片)

STB
8286(2片)
OE
T
地址总线
数据总线
BHE
2.连接关系为：

2.20 时钟发生器功能是什么？画出它线路图。
答：1.时钟发生器功能是：提供频率恒定占空比符合原则时钟信号，对准备好(READY)和复位(RESET)信号进行同步。
2.线路图见书21页图2.7所示。
2.21 8086在最大模式下应当如何配备？最大模式时为什么一定要用总线控制器？总线控制器输入信号是什么？输出信号是什么？
答：1.8086在最大模式下配备是：8086CPU一片，8284A时钟发生器一片，8282地址锁存器三片，8286总线收发器二片，8288总线控制器一片，8259A中断优先级管理部件一片。
2.由于在最大模式下，需要用外加电路来对CPU发出控制信号进行变换和组合，以得到对存储器和I/O端口读/写信号和对锁存器8282及总线收发器8286控制信号。8288总线控制器就是完毕上述这些功能专用芯片。因此必要用总线控制器。
3.总线控制器输入信号是：来自CPU、、状态信息，时钟CLK信号，及决定自身工作方式信号IOB、、CEN。
4.总线控制器输出信号是：用来作为CPU进行中断响应信号，两组读/写控制信号、、、，两个提前写控制信号、，送给地址锁存器信号ALE，送给数据收发器信号DEN和DT/。
2.22 在编写程序时，为什么普通总要用开放中断指令来设立中断容许标志？
答：由于在复位时，标志寄存器FR被清0，则IF=0，禁止从INTR进入可屏蔽中断，因此必要在编写程序时，用指令来设立中断容许标志。
2.23 T1状态下，数据/地址复用总线上是什么信息？用哪个信号将此信息锁存起来？数据信息是在什么时候给出？用时序图表达出来。
答：1.T1状态下，数据/地址复用总线上是地址信息。
2.用ALE信号下降沿将此地址信息锁存在三片8282中。
3.数据信息给出时间分两种：
① 总线读周期时，数据信息在T3、TW、T4中间给出；
② 总线写周期时，数据信息在T2、T3、TW、T4中间给出。
BHE/S7
A19/S6~
A16/S3
CLK
AD15~AD0

AD15~AD0

ALE
4.时序图如下：
T1 T2 T3 TW T4

地址 状态 输出

地址 数据 输出

地址 数 据输 入

BHE 输出
2.24 画出8086最小模式时读周期时序。
答：见书27页图2.11所示。
2.25 8086最多可有多少个中断？按照产生中断办法分为哪两大类？
答：1.8086最多可有256个中断。
2.按照产生中断办法分为硬件中断和软件中断两大类。
2.26 非屏蔽中断有什么特点？可屏蔽中断有什么特点？分别用在什么场合？
答：1.非屏蔽中断特点有：中断祈求从NMI引腿进入，不受中断容许标志IF影响。非屏蔽中断只有一种，其中断类型码为2。
2.可屏蔽中断特点有：中断祈求从INTR引腿进入，只有在IF=1时CPU才响应当中断。可屏蔽中断有若干个，其中断类型码可以是5~255。
3.非屏蔽中断用来解决系统重大故障，如掉电等。可屏蔽中断用在普通外部设备申请中断中。
2.27 什么叫中断向量？它放在那里？相应于1CH中断向量存储在哪里？如果1CH中断解决子程序从5110H:2030H开始，则中断向量应如何存储？
答：1.中断解决子程序入口地址就是中断向量。
2.中断向量放在0段0~3FFH区域中断向量表中。
3.相应于类型号为1CH中断向量应放在00070~00073H4个单元中。
4.若1CH中断向量为5110H:2030H，则中断向量存储办法为：00070H存储30H，00071H存储20H (IP)；00072H存储10H，00073H存储51H (CS)。
2.28 从8086/8088中断向量表中可以看到，如果一种顾客想定义某个中断，应当选取在什么范畴？
答：应当选取在中断类型码为32(20H)~255(FFH)范畴。
2.29 非屏蔽中断解决程序入口地址如何寻找？
答：CPU在响应NMI引腿中断祈求时，CPU并不需要从中断类型码计算中断向量地址，而是直接从中断向量表中读取00008~0000BH这4个单元相应于中断类型2中断向量就行了。CPU将00008H、00009H两个单元内容装入IP，而将0000AH、0000BH两个单元内容装入CS，于是就转入了对非屏蔽中断解决程序执行。
2.30 论述可屏蔽中断响应过程，一种可屏蔽中断或者非屏蔽中断响应后，堆栈顶部四个单元中为什么内容？
答：一方面在CPUINTR引腿上有可屏蔽中断祈求输入，且IF=1。在当前指令执行完后，CPU发两个中断响应负脉冲，外设接到第二个负脉冲后，及时往数据线上给CPU送来中断类型码。然后CPU取中断类型码，将标志FR推入堆栈，清除IF和TF，再将CS和IP推入堆栈来保护断点，进入中断解决子程序并执行，最后弹出IP和CS及标志而中断返回。中断响应后，堆栈顶部四个单元内容分别是：IPL、IPH、CSL、CSH。
2.31 一种可屏蔽中断祈求来届时，普通只要中断容许标志为1，便可在执行完当前指令后响应，在哪些状况下有例外？
答：1.正好遇到CPU执行封锁指令时，必要等下一条指令执行完后才响应中断。
2.正好执行往段寄存器传送数据指令，必要等下一条指令执行完后才响应中断。
3.执行WAIT或串操作指令时，可在指令执行中响应中断。
2.32 在对堆栈指针进行修改时，要特别注意什么问题？为什么？
答：1.必要先修改堆栈段寄存器SS值，接着修改堆栈指针SP值。
2.由于，CPU在修改段寄存器值时不响应中断，待下一条指令执行后才响应中断。这样对SS、SP修改是一种完整过程。否则先修改SP后修改SS则也许中断响应而分开修改，导致堆栈指针错误，因而CS、IP、FR进入错误堆栈区域而破坏该单元数据或程序。
2.33 在编写中断解决子程序时，为什么要在子程序中保护许多寄存器？有些寄存器虽然在中断解决子程序中并没有用到也需要保护，这又是为什么(联系串操作指令执行时遇到中断这种状况来回答)？
答：1.由于中断解决子程序运营时需要使用CPU内部寄存器，这些寄存器值发生了变化。因而若不加保护在返回原程序时就修改了断点处现场，而使程序不能正常运营。
2.由于串操作指令容许在执行过程中进入中断，若与串操作关于寄存器未保护好，中断返回时串操作指令就不能正常继续运营。并且尚有隐含寻址问题。
2.34 一种可屏蔽中断响应时，CPU要执行哪些读/写周期？对一种软件中断又如何？
答：1.对可屏蔽中断响应，CPU要执行读/写周期如下：
① 执行两个中断响应总线周期。并获得中断类型码。
② 执行一种总线写周期。标志寄存器FR值入栈。
③ 执行一种总线写周期。CS值入栈。
④ 执行一种总线写周期。IP值入栈。
⑤ 执行一种总线读周期。读取中断解决子程序入口地址偏移量→IP。
⑥ 执行一种总线读周期。读取中断解决子程序入口地址段地址→CS。
2.若是一种软件中断，则跳过上述第①步，而执行②~⑥步。
2.35 中断解决子程序在构造上普通是如何一种模式？
答：① 保护中断时现场，即保护CPU各寄存器值。
② 普通应置IF=1来开放中断，以容许级别较高中断祈求进入。
③ 中断解决详细内容。
④ 恢复中断时现场。
⑤ 中断返回指令。
2.36 软件中断有哪些特点？在中断解决子程序和主程序关系上，软件中断和硬件中断有什么不同之处？
答：1.软件中断有如下特点：
① 用一条中断指令进入中断解决子程序，并且，中断类型码由指令提供。
② 进入中断时，不需要执行中断响应总线周期。
③ 不受中断容许标志IF影响。
④ 软件中断优先级最高。
⑤ 软件中断没有随机性。
2.软件中断容许在主程序和中断解决子程序之间传递数据。而硬件中断由于是随机，因此不能传递数据。
2.37 系统中有各种总线模块时，在最大模式和最小模式下分别用什么方式来传递总线控制权?
答：1.8086/8088在最小模式下用总线控制联系信号(HOLD和HLDA)来传递总线控制权。
2.8086/8088在最大模式下用总线祈求/总线容许信号及释放信号/和/来传递总线控制权。
2.38 8086存储空间最大为多少？如何用16位寄存器实现对20位地址寻址？
答：1.8086存储空间最大为220=1MB。
2.采用分段办法实现16位寄存器实现对20位地址寻址。
物理地址=段基址×10H+偏移地址
2.39 IBM PC/XT系统中，哪个区域为显示缓冲区？哪个区域用来存储中断向量？在FFFF0H到FFFFFH单元中存储什么内容？
答：1.B0000H~B0F9FH约4KB为单色显示屏显示缓冲区；B8000~BBF3FH约16KB为彩色显示屏显示缓冲区。
2.00000H~003FFH共1KB区域用来存储中断向量。
3.在FFFF0H到FFFFFH单元中存储一条无条件转移指令，转到系统初始化程序。

第 3 章 8086寻址方式和指令系统
略
第 4 章 存储器和高速缓存技术
4.1 计算机内存有什么特点？内存由哪两某些构成？外存普通指哪些设备？外存有什么特点？
答：1.内存可被CPU直接访问，内存存取速度快，内存空间大小受到地址总线位数限制。
2.内存由ROM和RAM两某些构成。
3.外存普通指软盘、硬盘、磁带机上磁带及光盘。
4.外存特点是大容量，所存信息即可修改，又可长期保存。但外存速度慢，要配备专用设备。
4.2 用存储器件构成内存时，为什么总是采用矩阵形式？请用一种详细例子进行阐明。
答：1.为了简化选取内存内部单元地址译码电路及减少译码线数量。
2.例如，要构成1K字节内存，若不用矩阵组织这些单元，而是将它们一字排开，就要1024条译码线才干实现对这些单元寻址。译码电路也因而而很复杂。若用32×32来实现排列，就只要32条行选取线和32条列选取线就可以了。因而其译码电路也将变得较为简朴。
4.3 为了节约存储器地址译码电路，普通采用哪些办法？
答：① 存储器件按矩阵排列；
② 内存按模块构造设计；
③ 模块内再进行分组解决。
4.4 在选取存储器件时，最重要考虑因素是什么？此外还应考虑哪些因素？
答：1.最重要考虑因素是：易失性、只读性、位容量和速度。
2.此外还应考虑：功耗、可靠性和价格等因素。
4.5 什么叫静态RAM？静态RAM有什么特点？
答：1.在电源不断电状况下，信息一旦写入后不会丢失RAM就叫静态RAM。
2.静态RAM特点有：不需刷新，因而简化了外部电路；但位容量较类似办法设计动态RAM少，且功耗较大。
4.6 静态RAM芯片上为什么往往只有写信号而没有读信号？什么状况下可以从芯片读得数据？
答：1.由于在存储器中，当容许信号有效之后，一定是进行读/写操作，非写即读。因而，只用写信号就可以即控制写操作，又控制读操作。在写操作时，写脉冲发生器送来一种负脉冲作为写入信号；在读操作时，写脉冲发生器不产生负脉冲，而是使端处在高电平，此高电平就用来作为读出信号。
2.当芯片容许信号=0及写信号=1时，可以从芯片上读得数据。
4.7 在对静态存储器进行读/写时，地址信号要分为几种某些？分别产生什么信号？
答：1.地址信号分为三个某些。如：A19~A14，A13~A12，A11~A0。
2.例中A19~A14用来作为模块选取信号，地址译码器判断A19~A14给出模块选取信号和本模块商定信号与否匹配，如匹配，则再依照或产生内部模块选取信号；A13~A12产生4个矩阵芯片容许信号；A11~A0则作为矩阵内部行地址和列地址。
4.8 动态RAM工作时有什么特点？和静态RAM比较，动态RAM有什么长处？有什么局限性之处？动态RAM普通用在什么场合？
答：1.动态RAM工作时需要对其存储信息定期(约2ms)刷新一次。因而需要刷新控制电路来支持。
2.动态RAM长处(长处)为：动态RAM位密度高；动态RAM功耗较低；动态RAM价格低廉，适合于大容量使用。
3.动态RAM缺陷(局限性之处)为：要配备刷新逻辑电路；在刷新周期中，内存模块不能启动读周期或写周期。
4.动态RAM普通用在大容量、低功耗场合。
4.9 动态RAM为什么要进行刷新？刷新过程和读操作比较有什么差别？
答：1.由于动态RAM是运用电容存储作用来保存信息，但电容由于放电或泄漏，电荷保存时间较短(约2ms)，若不及时补充电荷会使存储数据丢失，因而需定期刷新以补充所需要电荷。
2.刷新过程是由刷新逻辑电路定期完毕，且每次对所有模块一行同步刷新，数据不输出，数据总线处在高阻状态。读过程是随机，每次选中一种存储单元(8位)，且数据输出到数据总线上。
4.10 动态RAM控制器完毕什么功能？Intel 8203从功能上分为哪两某些？论述这两某些工作原理。
答：1.动态RAM控制器要完毕功能有：刷新定期器产生刷新周期并提供各种时序信号，并对CPU读/写操作及刷新操作进行仲裁；刷新地址计数器提供刷新用行地址，并通过多路转换器进行地址切换。
2.Intel 8203从功能上分为：地址解决某些和时序解决某些两个。
3.地址解决某些用来解决动态RAM正常读/写时地址信号(正常行/列地址合用一组地址线区别)和刷新过程中地址信号(区别正常行地址及刷新周期行地址)。时序解决某些通过一种基准时钟来产生各种时序；通过一种仲裁器来解决刷新祈求和内存正常读/写祈求之间矛盾。内部有两级同步电路用来对外部祈求信号实现同步。
4.11 ROM、PROM、EPROM分别用在什么场合？
答：① ROM用在一种计算机系统完毕开发后来，容纳不再修改程序和数据。且批量产量要大场合。
② PROM用于非批量场合。
③ EPROM用于软件或系统开发阶段及批量很小场合。

第 5 章 微型计算机和外设数据传播
5.1 外部设备为什么要通过接口电路和主机系统相连？存储器需要接口电路和总线相连吗？为什么？
答：1.由于外设功能各种各样，对于模仿量信息外设必要要进行A/D和D/A转换，而对于串行信息外设则必要转换为并行信息，对于并行信息外设还要选通。并且外设速度比CPU慢多，必要增长缓冲功能。只有这样计算机才干使用这些外设。而所有这些信息转换和缓冲功能均由接口电路才干完毕。
2.存储器不需要接口电路和总线相连。
3.由于存储器功能单一，且速度与CPU相称。因而可直接挂在CPU总线上。
5.2 是不是只有串行数据形式外设需要接口电路和主机系统连接？为什么？
答：1.不是。并行数据形式外设也需要接口电路和主机系统连接。
2.由于，CPU每次只能访问一种外设，因而并行信息外设需增长选通功能，才干满足CPU访问规定，必要用接口电路。
5.3 接口电路作用是什么？按功能可分为几类？
答：1.接口电路作用就是在外设和CPU之间起信息变换和缓冲功能。
2.按功能可分为两类：
① 一种是使微解决器正常工作所需要辅助电路。
② 另一种是输入/输出接口电路。
5.4 数据信息有哪几类？举例阐明它们各自含义。
答：1.数据信息有四类：数字量、模仿量、开关量、脉冲量。
2.如键盘、磁带机等就是数字量信息；温度、湿度、压力等转换电信号就是模仿量；电机起停、发光设备亮灭等都是开关量；计数脉冲、定期脉冲等都是脉冲量。
5.5 CPU和输入/输出设备之间传送信息有哪几类？
答：有数据信息、控制信息、状态信息三类。
5.6 什么叫端口？普通有哪几类端口？计算机对I/O端口编址时普通采用哪两种办法？在8086/8088系统中，用哪种办法对I/O端口进行编址？
答：1.CPU和外设进行数据传播时，各类信息在接口中进入不同寄存器，普通称这些寄存器为I/O端口。
2.有数据端口、控制端口、状态端口三类。
3.在微型计算机中通惯用两种I/O端口编址方式：存储器映象寻址和I/O端口单独寻址。
4.在8086/8088系统中，用I/O端口单独寻址方式编址。
5.7 为什么有时候可以使两个端口相应一种地址？
答：由于这两个端口一种是只读端口，一种是只写端口。而CPU对一种I/O端口地址可进行读/写两种访问。如果将这两个只读和只写端口编为一种地址，则CPU对该端口地址读操作相应是只读端口；CPU对该端口地址写操作则相应是只写端口，互不影响。因而可以使两个单向只读和只写端口相应一种端口地址。
5.8 CPU和外设之间数据传送方式有哪几种？实际选取某种传播方式时，重要根据是什么？
答：1.CPU和外设之间数据传送方式有三种：程序方式、中断方式、DMA方式。
2.重要根据是外设状况(外设速度和外设提供信息方式)。
5.9 无条件传送方式用在哪些场合？画出无条件传送方式工作原理图并阐明。
答：1.无条件传送方式只用在对某些简朴外设进行操作场合。如开关、LED显示等。
2.无条件传送方式工作原理图：(见书203页图5.2所示)
① 在无条件输入时：CPU执行一条输入指令，使和M/信号为有效低电平，并相应送出该端口地址，因而选中输入缓冲器，打开其三态门，使输入缓冲器数据经数据总线送到CPU累加器中。
② 在无条件输出时：CPU执行一条输出指令，使和M/信号为有效低电平，并相应送出该端口地址，因而选中输出锁存器，将由累加器送到数据总线上数据打入输出锁存器中供外设使用。
5.10 条件传送方式工作原理是如何？重要用在什么场合？画出条件传送(查询)方式输出过程流程图。
答：1.条件传送方式工作原理是：外设给CPU提供一种状态信息，当CPU要访问外设时，必要先检测该状态信息与否合乎规定，不断检测直至合乎规定期才进行CPU对外设访问。
2.查询方式重要用在外设较少，数据互换不频繁非实时系统场合。
开始
初始化
外设空吗？
CPU从内存取数由累加器输出给外设
外设空吗？
Y
N
N
Y
后续解决
3.查询式输出过程流程图如右：
5.11 设一种接口输入端口地址为0100H，而它状态端口地址为0104H，状态口中第5位为1表达输入缓冲区中有一种字节准备好，可输入。设计详细程序实现查询式输入。
答：DATA SEGMENT
BUFFER DB 20 DUP(?) ;接受数据缓冲区
DATA ENDS
CODE SEGMENT
ASSUME DS:DATA，CS:CODE
STAT: MOV AX，DATA ;对DS初始化
MOV DS，AX
MOV DI，OFFSET BUFFER
MOV DX，0104H
STATIN: IN AL，DX
TEST AL，20H ;测试第5位
JZ STATIN ;第5位为0继续测试
MOV DX，0100H
IN AL，DX ;输入数据
MOV [DI]，AL
CODE ENDS
END STAT
5.12 查询式传送方式有什么缺陷？中断方式为什么能弥补查询方式缺陷？
答：1.查询式传送方式缺陷是：耗费CPU时间作等待循环，大大减少了CPU运营效率。
2.中断方式是在外设准备就绪时向CPU申请中断，再进行传送，因而CPU无需耗费时间作等待循环，弥补了查询方式缺陷。
5.13 画一种用中断方式进行输出传播接口电路。
答：中断方式输出接口电路如下：
DB
数据锁存器
输出设备
R

Q D
ACK
+5V
中断屏蔽触发器
Q
中断祈求

Q D
BUSY

+5V
INTR (中断祈求)
选通信号
M/IO
WR

INTA
端口译码
AB

5.14 论述可屏蔽中断响应和执行过程。
答：① 接口发中断祈求信号。
② CPUIF=1时，当前指令执行完后，CPU进行中断回答，发两个负脉冲。
③ 接口将中断类型号n送CPU。
④ 当前PSW、CS和IP推入堆栈，并清除IF和TF。
⑤ (4×n)作为IP，(4×n+2)作为CS，即取中断向量。
⑥ 执行中断子程序，并开中断。
⑦ 中断返回IRET指令使IP、CS和PSW弹出堆栈。
⑧ 返回被中断程序。
5.15 普通解决中断优先级办法有哪几种？各有什么优缺陷？
答：1.有软件查询方式、简朴硬件方式——菊花链法、专用硬件方式三种。
2.软件查询方式长处是节约硬件，缺陷是中断响应时间长；简朴硬件方式长处是中断响应时间短，硬件较简朴，缺陷是优先级固定，变动起来很麻烦；专用硬件方式长处是对优先级可编程修改，中断管理非常以便，缺陷是硬件复杂多，好在有专用中断控制器。
5.16 和DMA比较，中断传播方式有什么局限性之处？
答：CPU执行一次传送要耗费许多与传送操作无关指令执行等时间，此外中断传送方式不能进行数据块传送，而是按字节或字传送。
5.17 论述用DMA方式传送单个数据全过程。
答：① 接口准备就绪，发DMA祈求信号给DMA控制器。
② DMA控制器向CPU转发总线祈求信号HOLD。
③ CPU向DMA控制器发总线祈求容许信号HLDA，DMA控制器得到总线控制权。
④ DMA控制器把地址送地址总线。
⑤ DMA控制器向接口发DMA祈求确认信号。
⑥ 内存和接口通过数据总线传送数据。
⑦ DMA控制器撤销总线祈求信号HOLD。
⑧ 8086 CPU收回总线控制权。
5.18 DMA控制器地址线为什么是双向？什么时候往DMA控制器传播地址？什么时候DMA控制器往地址总线传播地址？
答：1.由于DMA控制器要接受CPU控制，接受CPU发来初始化等信息，这规定地址线来寻址各端口，地址线为输入线。又由于DMA控制器可控制总线，这规定地址线为输出。因此地址线必要为双向才行。
2.CPU要对DMA控制器发初始化信息时，必要往DMA控制器传播地址。
3.DMA控制器得到总线控制权后，向地址总线传播地址。
5.19 在设计DMA传播程序时，要有哪些必要模块？设计一种启动数据块输出程序段。
答：1.要有DMA初始化模块：对字节计数器、地址寄存器和控制寄存器置初值。还要有对接口部件设立控制字模块：指出数据传播方向，并启动I/O操作。
2.启动数据块输出程序段如下：
IDLO: IN AL，INTSTAT ;接口状态寄存器状态位(2)与否忙
TEST AL，04
JNZ IDLO ;忙，则等待
MOV AX，COUNT ;不忙，