一种片外电容交叉充放电型振荡电路设计_曹杨.pdf

电子技术应用 2023年 第49卷 第3期Microelectronic Technology微电子技术一种片外电容交叉充放电型振荡电路设计曹杨，曹振吉，曹靓，赵桂林（中国电子科技集团公司第五十八研究所，江苏 无锡 214035）摘 要：CMOS 环形振荡器具有版图面积小、调谐范围大、电路简单便于集成等优点，广泛应用于各类电源系统及电子通信应用中。在常规的环形振荡电路基础上，设计了独立的充放电控制通路，实现了一种交叉充放电型环形振荡电路，并通过外接片外电容的方式，得到更低频率的振荡周期。基于 0.18 m 工艺，采用 HSIM 工具对电路进行功能仿真，经过后端物理实现后，版图面积为 172 m76 m，对电路进行提参后仿，结果表明：在 3.3 V 电压及 25 条件下，外接 10 nF 接地电容时，电路获得约 1.2 ms 的稳定振荡周期。在 Vcc=2.7 V5.5 V、T=-55 125 条件下，时钟周期的最大偏移为 5.83%。该电路已成功应用于某电源控制芯片中。关键词：环形振荡；电容充放电；电源控制芯片；时钟中图分类号：TN432 文献标志码：A DOI:10.16157/j.issn.0258-7998.223029中文引用格式：曹杨，曹振吉，曹靓，等.一种片外电容交叉充放电型振荡电路设计J.电子技术应用，2023，49(3)：77-81.英文引用格式：Cao Yang，Cao Zhenji，Cao Liang，et al.An oscillator circuit with cross charge and discharge by off-chip capacitorsJ.Application of Electronic Technique，2023，49(3)：77-81.An oscillator circuit with cross charge and discharge by off-chip capacitorsCao Yang，Cao Zhenji，Cao Liang，Zhao Guilin(The 58th Research Institute，China Electronics Technology Group Corp.，Wuxi 214035，China)Abstract：CMOS Ring Oscillator has many advantages such as small layout area,large frequency range and easy integration.It is widely used in the DC-DC buck converter and electronic communication systems.On the basis of the traditional ring oscillator circuit,an independent charge and discharge control path is designed to realize a cross charge and discharge ring oscillator circuit,and a lower frequency oscillation period is obtained by externally connecting an off-chip capacitor.Based on 0.18 m process,the circuit has been simulated with HSIM tool.After the back-end physical implementation,the layout of the oscillation occupies an area of 172 m76 m.Using tools to extract parasitic parameters from the layout and conduct post-simulation,the simulation results indicates that with externally connecting an off-chip capacitor,and the power supply voltage in 3.3 V and temperature in 25,the oscillator has a clock period of 1.2 ms.With the power supply voltage changes in 2.7 V5.5 V and temperature changes in-55125,the frequency deviation is 5.83%.The circuit has been successfully applied in a power management chip.Key words：ring oscillator；charge and discharge of capacitor；power management chip；clock0 引言压控振荡器（Voltage Controlled Oscillator,VCO）作为时钟产生电路，作为各类通信系统的核心组成部分，被广泛应用于锁相环（Phase Locked Loop,PLL）、高速时钟、数模转换器（Analog-to-Digital Converter,ADC）等多个领域12。当前主流的压控振荡器分为 LC 振荡器和环形振荡器。LC 振荡器通常由片上电容、电感和有源器件构成，品质因素较高，显示出良好的相位噪声特性，然而，调谐范围有限、片上电感面积较大、与 CMOS工 艺 兼 容 困 难 等 问 题 也 成 为 LC 振 荡 器 的 关 键 性 缺陷34。相比之下，环形振荡器具有调谐范围大、支持多相位输出、占用面积小、电路简单便于集成、成本低等优点，在 CMOS 工艺、片上系统的快速发展下，成为一种很有吸引力的选择并被广泛应用5。环形振荡器是由多个延迟单元串联形成的闭合环路，其噪声抑制能力较差、受电源电压影响较大，导致产生的振荡周期并不稳定，并不适用于设计高性能环形振荡器6。因此，本文提出一种具有独立的充放电通路、77Microelectronic Technology微电子技术www.ChinaAET.com频率可调的振荡电路结构，分别由两个不同的电容交叉充放电形成稳定的振荡频率，同时，通过外接纳法级电容，突破集成片内电容约皮法级的大小限制，得到低于1 MHz 的较低频率振荡周期。1 常规环形振荡器传统的环形振荡器是通过在反馈回路中放置奇数个开环反相放大器来实现的，最简单的放大器是由一系列数字反相器构成的，该电路采用负反馈形式，由于每个反相器在单位增益频率上有大约 90的相位偏移（假设所有反相器的负载都是匹配的且在环路中至少有 3 个反相器），仍可确保在环路相位偏移大于 180时，环路增益仍大于 1，因此，电流不稳定并存在振荡现象78，如图1 所示。假设该振荡器稳定，每级反相器有 inv的延时，且有n 个反相器（n 为奇数），可得:T2=ninv（1）因此，振荡器时钟周期为：f=1T=12ninv（2）通常，该结构的环形振荡器中反相器的阈值电压与电源电压成比例，当电源电压增大时，流经反相器的电流与电源电压的二次方成比例增大，同时，电压漂移成比例增大，时钟频率与电源电压成比例增大910。因此，电路中任何电压相关的噪声都将引起振荡器频率的抖动，在允许较小的抖动时，振荡器频率必须不受到电源电压的影响，这点是极为重要的11。2 具体电路设计本文设计的交叉充放电型环形振荡电路的整体结构如图 2 所示。其中 Vref为 1.25 V 带隙基准输入信号，L1、L2 输入相同大小的电流，在电路设计中，该电流通常由基准的偏置电路将 PTAT 电流镜像得到，为运放提供偏置。运放可提供较大的增益，将运放输入负端钳位至固定电平，从而得到稳定的输出，为时钟振荡模块提供稳定的电源电压，来保证振荡电路频率不受到电源电压的影响，基准的偏置电路将 PTAT 电流镜像到时钟振荡模块作为充放电电流 Iss，Cj为时钟振荡模块的充放电电容，从充放电电容 Cj端可以捕捉到由电容充、放电形成的锯齿波振荡信号，经时钟振荡模块，可将该锯齿波转换成标准方波信号输出（Vout）。通常，考虑集成度、可靠性等因素，片内集成电容大小有最大为皮法级的限制，当 Cj采用片外电容连接方式为时钟振荡模块提供充放电电容时，Cj作为充放电电容，其大小可达纳法级，突破了集成片内电容约皮法级大小的限制，同时，得到了低于 1 MHz 的较低频率的振荡周期。时钟振荡模块是环形振荡电路的核心单元，其结构如图 3 所示。时钟振荡模块由充放电模块、开关控制逻辑、三级反相器和电平转换单元构成。其中，充放电模块是时钟振荡模块中振荡信号的初始来源，该振荡信号是通过充放电模块内部的充放电电容的充电、放电过程形成的。经开关控制逻辑产生一对互补信号控制形成独立的充、放电通路，从而实现由电容交叉充、放电形成的振荡波形。充放电模块的电路结构如图 4 所示。在电路上电后，电容 C1或 Cj开始充电。IN1 和 IN2 信号作为充放电通路的开关控制信号，根据 IN1 和 IN2 的电平值，打开或关闭相应的充电或放电通路，IN1 和 IN2 信号为一互补信号。同一时刻，仅支持一个充电通路打开，则另一充电通路关闭，且放电通路打开；同理，仅支持一个放电通路打开，则另一个放电通路关闭，且充电通路打开。例如，当 C1电容的充电通路打开时，Cj电容的充电通路关闭，且放电通路打开；当 C1电容的放电通路打开时，Cj电容的放电通路关闭，且充电通路打开。其具体控制过程如下。当控制信号 IN1=1 时，开关管 M6 开启，电容 Cj对地放电，同时，开关管 M10 关闭，电容 C1以固定斜率充电；当控制信号 IN1=0 时，C1对地放电，Cj以固定斜率充电。V1和 Vj节点信号分别经过由互补信号 IN1、IN2 控制的传输门至 Vo输出，当 IN1=1 时，充放电模块选择打开 C1充电通路至 Vo 输出；当 IN1=0 时，充放电模块选择打开Cj充电通路至 Vo输出。至此，实现了一种由互补信号图 1传统的环形振荡器图 2本文设计的环形振荡电路整体结构图 3时钟振荡模块78Microelectronic Technology微电子技术电子技术应用 2023年 第49卷 第3期IN1、IN2 控制的电容交叉充、放电型路通。当 IN1=1 时，PMOS 晶 体 管 M0M3 构 成 电 流 镜 电路，M2M3 将充放电电流 ISS 镜像得到充电电流 IA：IA=(W/L)2,3(W L)0,1ISS=KJISS（3）同理，当 IN1=0 时，电容 C1的充电电流 IB为：IB=(W L)4,5(W L)8(W L)0,1(W L)7ISS=K1ISS（4）其中，W/L 表示晶体管 M 的宽长比，Kj为 Cj电容的充电斜率，K1为 C1电容的充电斜率12。假设电容 Cj的充电时间为 Tjc，C1的充电时间为 T1c，由于充放电时间远大于门电路本身的延迟，在计算振荡周期时可以忽略门电路的传输延时，所以，一个完整的振荡周期为 T=Tjc+T1c。根据图 5 的电路结构，当 INT=1 时，Cj的充电时间 Tjc可表示如下：Tjc=CjVjIA=CjVjKJISS（5）当 INT=0 时，C1的充电时间 T1c可表示如下：T1c=C1(VPB-V1)IB=C1(VPB-V1)K1ISS（6）由式（3）、式（4）可以看出，当 Iss保持不变时，通过改变充放电电流大小或充放电电容大小即可改变电容充电、放 电 时 间，进 而 达 到 改 变 整 体 时 钟 振 荡 频 率 的目的1314。利用本电路结构，其对地电容 Cj采用由电路外部连接供应的方式，可突破片内电容值较小（通常为皮法级大小）导致时钟频率较高的限制，同时，通过 Cj连接片外大电容（纳法级）的方式，可以得到比常规环型振荡器更低的振荡频率。通过开关控制逻辑生成一对稳定的互补信号 TN1和 TN2，用于控制充放电模块中充、放电通路的开启或关闭，从而实现独立的交叉充放电通路。开关控制单元结构如图 5 所示。一对互补的输入信号 A 和 AN 分别经过开关控制逻辑，生成一对互补的开关控制信号 TN1 和TN2。两级控制单元结构下的信号共有 0、1 和保持这三种状态，用于控制振荡电路选择输出充电或放电路径信号。互补输入信号 A 和 AN 的来源为充放电模块的振荡输出。电平转换单元用于将充放电方波信号的高电平由VPB 调整至电源电压 VDD 输出。该调整为 VDD 幅值大小的稳定方波信号，根据电路设计具体要求，可以用于为电路中其他功能模块如计数器、主控逻辑等模块提供稳定的时钟信号输入1516。电平转换单元的电路结构如图 6 所示。时钟振荡模块中的三级反相器用来实现不同逻辑信号的反相，并对信号波形具有一定的整形作用。3 仿真实现3.1 前端设计验证本文采用 0.18 m 标准 CMOS 工艺以及 Synopsys 的HSIM 仿真工具对电路进行仿真验证。在电源电压 Vcc=3.3 V，充放电电容 Cj=10 nF（为外接片外电容），工作温度 T=25 的条件下，本文设计的充放电模块的仿真结果如图 7 所示。在电源电压 Vcc=3.3 V，充放电电容 Cj=10 nF（为外接片外电容），工作温度 T=25 的条件下，该振荡电路从 Cj端得到的锯齿波仿真波形如图 8 所示。该振荡电路产生了时钟周期为 1.19 ms 的稳定锯齿波，频率较低且稳定。仿真结果显示，该振荡信号稳定性很好，边沿比较平稳，符合振荡器的设计要求。从 Cj端观测到的锯齿波经过时钟振荡模块后，转换图 4充放电模块电路图图 5开关控制逻辑电路图 6电平转换单元79Microelectronic Technology微电子技术www.ChinaAET.com为方波由 Vout 输出的仿真结果如图 9 所示。仿真结果显示，产生的方波波形同样稳定清晰，能够为计数器等对时钟要求较高的功能模块提供稳定时钟输入。3.2 后端物理实现与验证图 10 为 本 设 计 的 振 荡 电 路 版 图，版 图 面 积 为172 m76 m，通过后仿真参数提取，振荡电路布局布线后仿真结果如图 11 所示，在 Vcc=2.75.5 V、T=-55 125 的条件下，电路的时钟周期后仿真值如表 1 所示，在 Vcc=3.3 V，T=25 条件下，从 Cj端可以观测到，该电路产生了时钟周期为 1.2 ms 的稳定振荡波形。当 Vcc=3.3 V，T=-55 125 温度范围内，时钟周期的偏移率为5%；当 T=25，Vcc=2.7 V5.5 V 电压范围内，时钟周期的偏移率为0.83%。其中，如图 9所示，在 Vcc=5.5 V，T=125 条件下，clk 偏移率达到正向最大，约为+5.83%；在 Vcc=3.3 V，T=-55 条件下，clk偏移率达到负向最大，约为-5%。经验证该波形数据符合设计要求，寄生布局布线后仿真通过。4 结论本文设计了一种可接片外电容的交叉充放电型振荡电路，对设计的振荡电路进行了前端功能仿真以及后端物理实现与验证，结果表明，该振荡电路对电压、温度偏 差 具 有 较 大 的 宽 容 度，最 大 的 时 钟 频 率 偏 移 率 为5.83%，且振荡信号稳定性好，该电路已应用在某电源控制芯片中。参考文献 1 MOGHAVVEMI M，ATTARAN A.Recent advances in delay cell VCOsApplicationNotes J IEEE Microwave Magazine，2011，12(5):110-118 2 魏建军快速锁定的低功耗电荷泵锁相环 J 华南理工大学学报(自然科学版)，2009，37(9):71-76 3 KIM J，KIM S，LEE I，et al A low-noise four-stage voltage-controlled ring oscillator in deep-sub micrometer CMOS TechnologyJ.IEEE Transactions on Circuits and Systems II:Express Briefs，2013，60(2):71-75 4 张键,尹志强,杨晓刚.适用于 MCU 的低功耗、高精度RC 振荡电路设计J.电子与封装,2020,20(11):36-42.5 BAZZI H，CHANINEM A，MOHSEN A，et al.A low-noise voltage-controlled ring oscillator in28-nmFDSOI technologyC/2017 29th International Conference on Microelectronics(ICM)，Beirut:IEEE，2017:1-4 6 SALEM S，TAJABADI M，SANEEI M The design and analysis of dual control voltages delay cell for low 图 7充放电模块的仿真结果 Vcc=3.3V,T=25 图 8振荡电路 Cj端的振荡波形图 9振荡电路 Vout 端的方波波形图 10振荡电路版图图 11振荡电路 Cj 端的后仿真波形表 1后仿真时钟周期仿真值T/5525125Vcc=2.7 V1.261.191.24Vcc=3.3 V1.141.21.25Vcc=5.5 V1.161.211.2780Microelectronic Technology微电子技术电子技术应用 2023年 第49卷 第3期power and wide tuning range ring oscillators in 65 nm CMOS technology for CDR applications JAEU International Journal of Electronics and Communications，2017，82:406-412 7 约翰斯,马丁.模拟集成电路设计M.曾朝阳,等，译.北京:机械工业出版社,2005.8 张可,代雪峰,张海涛.一种低功耗频率稳定的 CMOS 环形振荡器设计J.微处理机,2017,38(5):23-26.9 李新，张海宁，刘敏.一种低功耗低噪声 8 相位输出环形振荡器J.电子技术应用，2018，44(4):40-43,47.10 荣家敬,辛晓宁,任建,等.一种高精度振荡器设计J.电子设计工程,2018,26(17):1-5.11 王晖,张涛,刘劲.一种用于 Buck 型 DC-DC 电源管理芯片的带隙基准源J.微电子学与计算机,2020,37(10):42-47.12 胡安俊,胡晓宇,范军,等.一种超低功耗RC振荡器设计J.半导体技术,2018,43(7):489-495，516.13 智玉欣,蔡小五,赵海涛，等一种宽电源电压输入多通道振荡器的电路设计J.微电子学与计算机,2020,37(9):1-514 姚若河,王晓婷.一种新型环形振荡器结构J.华南理工大学学报(自然科学版),2020,48(5):67-74.15 刘帘曦,杨银堂,朱樟明,等.一种新型高精度 RC 振荡器电路设计J.电路与系统学报,2005(1):147-150.16 邵颖飞,鲁征浩.基于皮尔斯振荡器的 8 MHz 晶振电路设计J.电子与封装,2021,21(2):96-101.（收稿日期：2022-05-26）作者简介：曹杨（1989-），通信作者，女，硕士，工程师，主要研究方向：集成电路设计，E-mail：。曹振吉（1989-），男，硕士，工程师，主要研究方向：集成电路设计。曹靓（1984-），男，硕士，高级工程师，主要研究方向：集成电路设计。扫码下载电子文档81