广东工业大学电材微电子物理与器件课程设计.doc

课 程 设 计

课程名称 微电子器件工艺课程设计
题目名称 PNP双极型晶体管的设计
学生学院___ 材料与能源学院___ _
专业班级 08电子材料1班
学 号 3108007452
学生姓名____ 123 __ _
指导教师____ 魏爱香、何玉定_ ___

2011 年 6 月 17 日
广东工业大学课程设计任务书

一、课程设计的内容
设计一个均匀掺杂的pn p型硅双极晶体管，满足T=300K时，基区掺杂浓度为NB=1016cm-3,`共发射极电流增益β=50。BVCEO=60V，设计时应尽量减小基区宽度调制效应的影响，假设经验参数为年n=3)
二、课程设计的要求与数据
1．了解晶体管设计的一般步骤和设计原则
2．根据设计指标设计材料参数，包括发射区、基区和集电区掺杂浓度NE, NB,和NC, 根据各区的掺杂浓度确定少子的扩散系数，迁移率，扩散长度和寿命等。
3．根据主要参数的设计指标确定器件的纵向结构参数，包括集电区厚度Wc，基本宽度Wb，发射区宽度We和扩散结深Xjc, 发射结结深Xje等。
4．根据扩散结深Xjc, 发射结结深Xje等确定基区和发射区预扩散和再扩散的扩散温度和扩散时间；由扩散时间确定氧化层的氧化温度、氧化厚度和氧化时间。
5．根据设计指标确定器件的图形结构，设计器件的图形尺寸，绘制出基区、发射区和金属接触孔的光刻版图。
6. 根据现有工艺条件，制定详细的工艺实施方案。
7．撰写设计报告
三、课程设计应完成的工作
1. 材料参数设计
2.晶体管纵向结构设计
3.晶体管的横向结构设计（设计光刻基区、发射区和金属化的掩膜版图形）
4．工艺参数设计和工艺操作步骤
5.总结工艺流程和工艺参数
6. 写设计报告
四、课程设计进程安排
序号
设计各阶段内容
地点
起止日期
1
教师布置设计任务，讲解设计要求和方法
教1-401
2011.6.6
2
学生熟悉设计任务，进行资料查阅和整体设计方案的制定
图书馆，
教1-401
2011.6.7
3
设计晶体管的各区材料参数和结构参数设计
图书馆，
教1-401
2011 .6.8
4.
教师集中辅导，分析材料参数和结构设计中存在的主要问题
教1-407
2011.6.9
5
晶体管工艺参数设计，
实验室
教1-402
2100.6.10-
2011.6.11
6
绘制光刻基区、发射区和金属化的版图
实验室
教1-402
2011.6.12
2011.6.13
8
教师集中辅导，分析工艺设计中存在的主要问题
实验室
教1-322
2011.6.14
9
总结设计结果，写设计报告
实验室
教1-322
2011.6.15

10
写课程设计报告
图书馆，
宿室
2011.6.16

11
教师组织验收，提问答辩
实验室
2011.6．17
五、应收集的资料及主要参考文献
1．《半导体器件基础》Robert F. Pierret著，黄如译，电子工业出版社，2004.
2．《半导体物理与器件》 赵毅强等译，电子工业出版社，2005年.
3．《硅集成电路工艺基础》，关旭东编著，北京大学出版社，2005年.

发出任务书日期： 2011年 6 月 6日 指导教师签名：

计划完成日期： 2011年 6月 17日 基层教学单位责任人签章：

主管院长签章：

目 录

一、课程设计目的与任务 …………………………………………………… 2
二、课程设计时间 …………………………………………………………… 2
三、课程设计的基本内容………………………………………………………2
3.1 微电子器件与工艺课程设计――npn双极型晶体管的设计…………………2
3.2 课程设计的主要内容：……………………………………………………… 2
四、课程设计原理…………………………………………………………………3
五、工艺参数设计…………………………………………………………………3
5.1 晶体管设计的一般步骤：…………………………………………………… 3
5.2 材料参数计算………………………………………………………………… 4
5.2.1 各区掺杂浓度及相关参数的计算………………………………………… 4
5.2.2 集电区厚度Wc的选择………………………………………………………8
5.2.3 基区宽度WB………………………………………………………………… 8
5.2.4 晶体管的横向设计………………………………………………………… 11
5.2.4.1 晶体管横向结构参数的选择……………………………………………11
5.3 工艺参数设计…………………………………………………………………12
5.3.1 晶体管工艺概述…………………………………………………………… 12
5.3.2 工艺参数计算思路………………………………………………………… 13
5.3.3 基区相关参数的计算过程：……………………………………………… 13
5.3.4 发射区相关参数的计算过程……………………………………………… 15
5.3.5 氧化时间的计算…………………………………………………………… 17
5.3.6 外延层的参数计算………………………………………………………… 19
5.3.7 设计参数总结……………………………………………………………… 20
六、工艺流程图………………………………………………………………… 21
七、生产工艺流程…………………………………………………………… 21
7.1 硅片清洗……………………………………………………………………… 21
7.2 氧化工艺…………………………………………………………………… 22
7.3 第一次氧化工艺步骤（基区氧化）……………………………………………23
7.4 采用比色法测量氧化层厚度…………………………………………………23
7.5 第一次光刻工艺（基区光刻）…………………………………………………24
7.6 硼扩散工艺…………………………………………………………………… 25
7.6.1原理……………………………………………………………………… 25
7.6.2工艺步骤…………………………………………………………………… 25
7.7 第二次光刻工艺（发射区光刻）……………………………………………26
7.8 磷扩散工艺（发射区扩散）………………………………………………… 26
7.8.1工艺原理…………………………………………………………………… 26
7.8.2 工艺步骤(扩散的过程同时要进行发射区的氧化) ………………………………………………………………………………… 27
八、版图 ………………………………………………………………………… 28
九、心得体会 ………………………………………………………………… 30
十、参考文献 …………………………………………………………………… 31

PNP双极型晶体管的设计
一、课程设计目的与任务
《微电子器件与工艺课程设计》是继《微电子器件物理》、《微电子器件工艺》和《半导体物理》理论课之后开出的有关微电子器件和工艺知识的综合应用的课程，使我们系统的掌握半导体器件，集成电路，半导体材料及工艺的有关知识的必不可少的重要环节。
目的是使我们在熟悉晶体管基本理论和制造工艺的基础上，掌握晶体管的设计方法。要求我们根据给定的晶体管电学参数的设计指标，完成晶体管的纵向结构参数设计→晶体管的图形结构设计→材料参数的选取和设计→制定实施工艺方案®晶体管各参数的检测方法等设计过程的训练，为从事微电子器件设计、集成电路设计打下必要的基础，
二、课程设计时间
两周
三、课程设计的基本内容
3.1 微电子器件与工艺课程设计――pnp双极型晶体管的设计
设计一个均匀掺杂的pnp型硅双极晶体管，满足T=300K时，基区掺杂浓度为NB=1016cm-3,`共发射极电流增益β=50。BVCEO=60V，设计时应尽量减小基区宽度调制效应的影响，假设经验参数为年n=3)。
3.2 课程设计的主要内容：
（1）了解晶体管设计的一般步骤和设计原则。
（2）根据设计指标选取材料，确定材料参数，如发射区掺杂浓度NE,，基区掺杂浓度NB， 集电区掺杂浓度NC，根据各区的掺杂浓度确定少子的扩散系数，迁移率，扩散长度和寿命等。
（3）根据主要参数的设计指标确定器件的纵向结构参数，如集电区厚度Wc，基区宽度Wb，发射极宽度We和扩散结深Xjc，发射结结深等。
（4）根据结深确定氧化层的厚度，氧化温度和氧化时间；杂质预扩散和再扩散的扩散温度和扩散时间。
（5）根据设计指标确定器件的图形结构，设计器件的图形尺寸，绘制出基区、发射区和金属接触孔的光刻版图。
（6）根据现有工艺条件，制定详细的工艺实施方案。
四、课程设计原理
晶体管的设计是有关晶体管物理知识的综合应用。晶体管的基本理论只能反映晶体管内部的基本规律，而且这些规律往往是基于很多假设，并忽略了很多次要因素的情况下得到的，如工艺因素的影响，半导体材料的影响及杂质浓度的具体分布形式等。因此，在进行晶体管设计时必须从生产实践中总结出经验数据与基本的理论结合起来，经过多次反复，才能得到切实可行的设计方案。同时，对有志从事半导体器件以及集成电路有关工作的工程技术人员来说，要系统的掌握半导体器件，集成电路，半导体材料及工艺的有关知识，晶体管设计也是必不可少的重要环节。
晶体管设计过程，实际上就是根据现有的工艺水平，材料水平，设计水平和手段以及所掌握的晶体管的有关基本理论，将用户提出的或预期要得到的技术指标或功能要求，变成一个可实施的具体方案的过程。因此，设计者必须对当前所能获取的半导体材料的有关参数和工艺参数有充分的了解，并弄清晶体管的性能指标参数与材料参数，工艺参数和器件几何结构参数之间的相互关系，才可能得到设计所提出的要求。但是晶体管的种类繁多，性能指标要求也就千差万别，因此要将各类晶体管的设计都要讲清楚是很难的，所以我们只能简单介绍一下晶体管设计的一般步骤和基本原则。
五、工艺参数设计
5.1 晶体管设计的一般步骤：
晶体管设计过程大致按下列步骤进行：
第一，根据预期指标要求选定主要电学参数β、VCBO、VCEO、ICM，确定主要电学参数的设计指标。
第二，根据设计指标的要求，了解同类产品的现有水平和工艺条件，结合设计指标和生产经验进行初步设计，设计内容包括以下几个方面：
（1）根据主要电学参数计算出各区的浓度：Nc、Ne、Nb。
（2）纵向设计：根据主要参数的设计指标确定器件的纵向结构参数，如基区宽度Wb，扩散结深Xj和集电区厚度Wc等。
（3）横向设计：根据设计指标确定器件的图形结构，设计器件的图形尺寸，绘制出光刻版图。
（4）根据设计指标选取材料，确定材料参数，如电阻率r，位错，寿命，晶向等。
（5）根据现有工艺条件，制定实施工艺方案。
（6）根据晶体管的类型进行热学设计，选择分装形式，选用合适的管壳和散热方式等。
第三，根据初步设计方案，对晶体管的电学验算，并在此基础上对设计方案进行综合调整和修改。
第四，根据初步设计方案进行小批测量试制，暴露问题，解决矛盾，修改和完善设计方案。

5.2 材料参数计算
5.2.1 各区掺杂浓度及相关参数的计算
由设计题目可知，晶体管的设计指标是： 300K时，基区掺杂浓度为NB=1016cm-3,共发射极电流增益β=50，BVCEO=60V。
对上表参数进行仔细分析后可发现，上述参数中，只有击穿电压主要由集电区电阻率决定。因此，集电区电阻率的最小值由击穿电压决定，在满足击穿电压要求的前提下，尽量降低电阻率，并适当调整其他参量，以满足其他电学参数的要求。
对于击穿电压较高的器件，在接近雪崩击穿时，集电结空间电荷区已扩展至均匀掺杂的外延层。因此，当集电结上的偏置电压接近击穿电压V时，集电结可用突变结近似，对于Si器件击穿电压为 ， 由此可得集电区杂质浓度为：

根据公式,可算出集电区杂质浓度：

一般的晶体管各区的浓度要满足NE>>NB>NC，故，

图1 室温下载流子迁移率与掺杂浓度的函数关系（器件物理55页）
查图1得到少子迁移率：

根据公式可知：

图2 掺杂浓度与电阻率的函数关系（器件物理59页）
根据图2，可得到不同杂质浓度对应的电阻率：
（即衬底选用的电阻率）

图3 少子寿命与掺杂浓度的函数关系（半导体物理177页）
根据图3，可得到E、B、C三区的少子寿命

注明：这里的少子寿命偏大，故取器件物理287页的经验值，为了方便得到较合理的基区准中性宽度，所以这里的少子寿命取值如下：

根据公式有：

5.2.2 集电区厚度Wc的选择
(1)集电区厚度Wc
根据公式求出集电区厚度的最小值为：
WC的最大值受串联电阻rcs的限制。增大集电区厚度会使串联电阻rcs增加，饱和压降VCES增大，因此WC的最大值受串联电阻限制。
综合考虑这两方面的因素，故选择WC=14μm
5.2.3 基区宽度WB
（1）基区宽度的最大值
对于低频管，与基区宽度有关的主要电学参数是b，因此低频器件的基区宽度最大值由b确定。当发射效率g»1时，电流放大系数，因此基区宽度的最大值可按下式估计：
为了使器件进入大电流状态时，电流放大系数仍能满足要求，因而设计过程中取l=4。 根据公式,求得低频管的基区宽度的最大值为：

由公式可看出，电流放大系数b要求愈高，则基区宽度愈窄。为提高二次击穿耐量，在满足b要求的前提下，可以将基区宽度选的宽一些，使电流在传输过程中逐渐分散开,以提高二次击穿耐性。
（2）基区宽度的最小值
为了保证器件正常工作，在正常工作电压下基区绝对不能穿通。因此，对于高耐压器件，基区宽度的最小值由基区穿通电压决定,此处，对于均匀基区晶体管，当集电结电压接近雪崩击穿时，基区一侧的耗尽层宽度为：
在高频器件中，基区宽度的最小值往往还受工艺的限制。
则由上述可知：
（3）基区宽度的具体设计
与PN结二极管的分析类似，在平衡和标准工作条件下，BJT可以看成是由两个独立的PN结构成，它在平衡时的结构图如下所示：

图4 平衡条件下的PNP三极管的示意图

具体来说，由于，所以E-B耗尽区宽度（）可近视看作全部位于基区内，又由，得到大多数C-B耗尽区宽度（）位于集电区内。因为C-B结轻掺杂一侧的掺杂浓度比E-B结轻掺杂一侧的浓度低，所以＞。另外注意到是基区宽度，是基区中准中性基区宽度；也就是说，对于PNP晶体管，有： （10）
其中和分别是位于N型区内的E-B和C-B耗尽区宽度。在BJT分析中指的就是准中性基区宽度。
E-B结的内建电势为：
C-B结的内建电势为：
根据公式有：
E-B结在基区一边的耗尽层厚度为
∵ 可以当成单边突变结处理

C-B结在基区一边的耗尽层厚度为

根据公式有：
∵
∴
求解得到
由上述可得基区总宽度：
满足条件：，这个宽度是允许的，但是为了与标准工艺相对应，这里的，方便以后的计算。
（3）扩散结深
在晶体管的电学参数中，击穿电压与结深关系最为密切，它随结深变浅，曲率半径减小而降低，因而为了提高击穿电压，要求扩散结深一些。但另一方面，结深却又受条宽限制，由于基区积累电荷增加，基区渡越时间增长，有效特征频率就下降，因此，通常选取：
反射结结深为
集电结结深为
（4）芯片厚度和质量
本设计选用的是电阻率为的P型硅，晶向是<111>。硅片厚度主要由集电结深、集电区厚度、衬底反扩散层厚度决定。同时扩散结深并不完全一致，在测量硅片厚度时也存在一定误差。因此在选取硅片厚度时必须留有一定的的余量。衬底厚度要选择适当，若太薄，则易碎，且不易加工；若太厚，则芯片热阻过大。因此，在工艺操作过程中，一般硅片的厚度都在300um以上，但最后要减薄到150～200um。硅片的质量指标主要是要求厚度均匀，电阻率符合要求，以及材料结构完整、缺陷少等。

5.2.4 晶体管的横向设计
5.2.4.1 晶体管横向结构参数的选择
(1)横向设计
进行晶体管横向设计的任务，是根据晶体管主要电学参数指标的要求，选取合适的几何图形，确定图形尺寸，绘制光刻版图。晶体管的图形结构种类繁多：从电极配置上区分，有延伸电极和非延伸电极之分；从图形形状看，有圆形、梳状、网格、覆盖、菱形等不同的几何图形。众多的图形结构各有其特色。
此次设计的晶体管只是普通的晶体管，对图形结构没有特别的要求，所以只是采用普通的单条形结构。三极管剖面图如图5，三极管俯视图如图6。

图5：三极管剖面图

图6：三极管俯视图
(2) 基区、发射区与集电区面积的计算
基区面积无特别要求，取有效的
根据设计要求，涉及到集电极电流受基区电导调制效应的限制。有公式：

由最大饱和压降VCES≤2V可得到：
（8）
其中、为临界饱和时的结压降，通常V，可以到《半导体物理学》第七版，电子工业出版社一书的124页，图4-15进行查得，由（8）式得：

另外，为满足散热要求，取AC要大一些。
故最终决定的三个区的面积分别为，，

5.3 工艺参数设计
5.3.1 晶体管工艺概述
在集成电路工艺中，最早得到广泛应用的一种双极型工艺技术就是所谓的三重扩散方法，由于其成本低、工艺简单以及成品率高等优点，这种技术直到今天在某些应用领域中仍然在继续使用。这个工艺流程只需七块光刻掩模版，首先在N－衬底上生长一层初始氧化层，并光刻出P＋保护环扩散区窗口；保护环扩散推进完成后，去掉初始氧化层，重新生长第二次氧化层，并光刻出集电区注入窗口；集电区注入推进完成后，把二次氧化层去掉，再生长第三次氧化层，并光刻出基区注入窗口；完成基区注入后，去掉三次氧化层，并对基区杂质进行退火激活，然后生长第四次氧化层，并光刻出发射区注入窗口；发射区注入完成后，再把四次氧化层去掉，并生长最后一次氧化层，在这层氧化层上光刻出基极欧姆接触区窗口；然后进行基极欧姆接触区的N+注入，并对基极欧姆接触区和发射区注入层进行最后一次退火激活；接下来沉积欧姆接触区保护层、开接触孔、形成金属化导电层并对其进行光刻和刻蚀。在基本的三重扩散工艺技术基础上所做的改进之一就是增加一个集电区埋层，即位于集电区下面的一个重掺杂的扩散区，它可以使集电区的串联电阻大大减小。引入集电区埋层后意味着集电区本身必须通过外延技术在衬底上生长出来，这项技术称为“标准埋层集电区工艺（SBC）”。
不同的制造工艺会产生不同的发射结寄生电容、发射结击穿电压及基区接触电阻等。从历史发展来看，双极型晶体管的性能在很大程度上受其寄生参数的限制，在这些参数中最主要的是与欧姆接触区或器件非本征区有关的结电容。三重扩散工艺或标准埋层集电区工艺具有较大的非本征电容。较为先进的双极型器件工艺则利用自对准多晶硅结构形成器件发射区和基区的欧姆接触，而金属和多晶硅的接触可以在较厚的场氧化层上制备形成，这样就使器件的结面积大大缩小。此外，利用多晶硅形成发射区欧姆接触，还可以使器件的本征电流增益有所增大。
5.3.2 工艺参数计算思路
计算思路：发射区扩散时间à氧化层厚度à在发射区扩散时基区扩散结深à基区扩散时间à基区掩蔽层厚度à氧化时间。
由于二次氧化，必须在考虑基区扩散深度时须对发射区掩蔽层消耗的硅进行补偿（在前面计算已将它计算在内了）。下表是计算扩散系数过程中要用到的：
表1：硅中磷和硼的与（微电子工艺基础119页表5-1）
杂质元素

磷（P）
3.85
3.66
硼（B）
0.76
3.46
表2：二氧化硅中磷和硼的与（微电子工艺基础106页表4-6）
杂质元素

磷（P）

1.75
硼（B）

3.50

5.3.3 基区相关参数的计算过程：
（1）预扩散时间
PNP基区的磷预扩散的温度取800℃，即1073K（规范取值到1120℃，但是这样得不到合理的预扩散时间，所以降低温度来处理）
由公式
其中

图7 杂质在硅中的溶解度（实用集成电路工艺手册107页图6-7）
由图7可得，在800℃时磷在硅中的固溶度为，但是这里的数据比较大，为了计算的方便故这里的表面浓度取（预扩时间在合理范围）
故
（2）氧化层厚度：
氧化层厚度的最小值由预扩散（1073K）的时间t=1848s来决定的，且服从余误差分布，并根据假设可求 。

考虑到生产实际情况，基区氧化层厚度取为6000
(C)基区再扩散的时间：
本来应该取1120℃，但是为了能够得到较快的主扩时间，所以主扩温度取到了1250℃（1523K），这时的

由于预扩散的结深很浅，可将它忽略，故，
由再扩散结深公式：，
而且
故可整理为：
即
经过化简得，
利用MATLAB软件求解方程，得t=24967s=6.93h

5.3.4 发射区相关参数的计算过程
（1）预扩散时间
PNP发射区的磷预扩散的温度这里取950℃，即1223K
由公式
其中

由上面的图7可得，在950℃时硼在硅中的固溶度为，即此处的
故
（2）氧化层厚度：
氧化层厚度的最小值由预扩散（1223K）的时间t=2101s来决定的，且服从余误差分布，并根据假设可求

考虑到生产实际情况，发射区氧化层厚度取为7000
(C)基区再扩散的时间：
主扩温度取1200℃（1473K），此时有

由于预扩散的结深很浅，可将它忽略，故，
由再扩散结深公式：，
而且
故可整理为：
即
经过化简得，
利用MATLAB软件求解方程，得t=7515s=2.08h

5.3.5 氧化时间的计算
表3 1100℃的干氧和湿氧的氧化速率常数（半导体制造基础41页）

A()
B()
B/A()

干氧
0.09

4.56
湿氧(95℃水汽)
0.11

0
表4 1200℃的干氧和湿氧的氧化速率常数（半导体制造基础41页）

A()
B()
B/A()

干氧
0.04

1.62
湿氧(95℃水汽)
0.05

0
（1）基区氧化时间
由前面算出基区氧化层厚度是6000，如果氧化温度是1100℃，要得到6000的氧化层，可以采用干氧－湿氧－干氧工艺,
因为 所以可以根据所需厚度来算时间
可以先后干氧各500，然后湿氧5000，根据1100℃的相关系数代入上述式子，则可以得到：1100℃干氧，
1100℃湿氧，将上面的厚度对应代入，可以得到干氧时间和湿氧时间：
即干氧11min（500）--湿氧36min(5000)—干氧11min(500)

(2)发射区氧化时间
由前面算出基区氧化层厚度是7000，如果氧化温度是1200℃，要得到7000的氧化层，可以采用干氧－湿氧－干氧工艺,
同样根据 来算时间
可以先后干氧各1000，然后湿氧5000，根据1200℃的相关系数代入上述式子，则可以得到：1200℃干氧，
1200℃湿氧，将上面的厚度对应代入，可以得到干氧时间和湿氧时间：
即干氧17min（1000）--湿氧22min(5000)—干氧17min(1000)

5.3.7 设计参数总结
采用外延硅片，其衬底的电阻率为7的P型硅，选取<111>晶向。

表4：设计参数总结列表
相关参数
集电区C
基区B
发射区E
各区杂质浓度

少子迁移率
1332
437
200
扩散系数
34.4988
11.3183
5.18
电阻率
7
0.5
0.045
少子寿命

扩散长度

结深/W()

面积(2)
600
100
30
扩散温度(℃)和
时间
预扩散
/
800℃,1848
950℃,2101
再扩散
/
1250℃,24967
1200℃,7515
氧化层厚度()
/
6000
7000
氧化时间
/
先干氧氧化11分钟，后湿氧氧化36分钟，再干氧氧化11分钟。
先干氧氧化17分钟，后湿氧氧化22分钟，再干氧氧化17分钟。

六、工艺流程图
PNP晶体管生产总的工艺流程图：

七、生产工艺流程
7.1 硅片清洗
1.清洗原理：
a. 表面活性剂的增溶作用：表面活性剂浓度大于临界胶束浓度时会在水溶液中形成胶束，能使不溶或微溶于水的有机物的溶解度显著增大。
b.表面活性剂的润湿作用：固－气界面消失，形成固－液界面
c.起渗透作用；利用表面活性剂的润湿性降低溶液的表面张力后，再由渗透剂的渗透作用将颗粒托起，包裹起来。具有极强渗透力的活性剂分子可深入硅片表面与吸附物之间，起劈开的作用，活性剂分子将颗粒托起并吸附于硅片表面上，降低表面能。颗粒周围也吸附一层活性剂分子，防止颗粒再沉积。
通过对污染物进行化学腐蚀、物理渗透和机械作用，达到清洗硅片的目的。
硅片清洗液是指能够除去硅片表面沾污物的化学试剂或几种化学试剂配制的混合液。常用硅片清洗液有：
名称
配方
使用条件
作用
备注
Ⅰ号洗液
NH4OH:H2O2:H2O
=1:1:5→1:2:7
80±5℃
10min
去油脂
去光刻胶残膜
去金属离子
去金属原子

Ⅱ号洗液
HCl:H2O2:H2O
=1:1:6→1:2:8
80±5℃
10min
去金属离子
去金属原子

Ⅲ号洗液
H2SO4:H2O2
=3:1
120±10℃
10~15min
去油、去腊
去金属离子
去金属原子

7.2 氧化工艺
7.2.1.氧化原理
二氧化硅能够紧紧地依附在硅衬底表面，具有极稳定的化学性和电绝缘性，因此，二氧化硅可以用来作为器件的保护层和钝化层，以及电性能的隔离、绝缘材料和电容器的介质膜。
二氧化硅的另一个重要性质，对某些杂质（如硼、磷、砷等）起到掩蔽作用，从而可以选择扩散；正是利用这一性质，并结合光刻和扩散工艺，才发展起来平面工艺和超大规模集成电路。
制备二氧化硅的方法很多，但热氧化制备的二氧化硅掩蔽能力最强，是集成电路工艺最重要的工艺之一。由于热生长制造工艺设备简单，操作方便，SiO2膜较致密，所以采用热氧化二氧化硅制备工艺。
热生长的方法是将硅片放入高温炉内，在氧气氛中使硅片表面在氧化物质作用下生长SiO2薄层，氧化气氛可为水汽，湿氧或干氧。实验表明，水汽氧化法：生长速率最快，但生成的SiO2层结构疏松，表面有斑点和缺陷，含水量多，对杂质特别是磷的掩蔽以力较差，所以在器件生产上都不采用水汽氧化法。
（1）干氧法: 生长速率最慢，但生成的SiO2膜结构致密，干燥，均匀性和重复性好，掩蔽能力强，钝化效果好，SiO2膜表面与光刻胶接触良好，光刻时不易浮胶。
（2） 湿氧法:生长速率介于前两者之间，生长速率可通过炉温或水浴温度进行调整。使用灵活性大，湿氧法生长的SiO2膜，虽然致密性略差于干氧法生长的SiO2膜，但其掩蔽能力和钝化效果都能满足一般器件生产的要求，较突出的弱点是SiO2表面与光刻胶接触不良，光刻时容易产生浮胶。生产中采用取长补短的方法，充分利用湿氧和干氧的优点，采用干氧—湿氧—干氧交替的方法。
根据迪尔和格罗夫模型，热氧化过程须经历如下过程：
（1）氧化剂从气体内部以扩散形式穿过滞流层运动到SiO2-气体界面，其流密度用F1表示，流密度定义为单位时间通过单位面积的粒子数。
（2）氧化剂以扩散方式穿过SiO2层（忽略漂移的影响），到过SiO2-Si界面，其流密度用F2表示。
（3）氧化剂在Si表面与Si反应生成SiO2，流密度用F3表示。
（4）反应的副产物离开界面。
氧化的致密性和氧化层厚度与氧化气氛（氧气、水气）、温度和气压有密切关系。应用于集成电路掩蔽的热氧化工艺一般采用干氧→湿氧→干氧工艺制备。
7.2.2.氧化工艺步骤
（1）开氧化炉，并将温度设定倒750--850℃，开氧气流量2升/分钟；
（2）打开净化台，将清洗好的硅片装入石英舟，然后，将石英舟推倒恒温区。并开始升温；
（3）达到氧化温度后，调整氧气流量3升/分钟，并开始计时，确定干氧时间。在开始干氧的同时，将湿氧水壶加热到95-98℃。干氧完成后，立即开湿氧流量计，立即进入湿氧化。同时关闭干氧流量计，确定湿氧时间；
（4）湿氧完成，开干氧流量计，调整氧气流量3升/分钟，并开始计时，确定干氧时间；
（5）干氧完成后，开氮气流量计，调整氮气流量3升/分钟，并开始降温，降温时间30分钟；
（6）将石英舟拉出，并在净化台内将硅片取出，同时，检测氧化层表面状况和厚度；
（7）关氧化炉，关气体。
7.2.3测量氧化层厚度
测量厚度的方法很多，有双光干涉法、电容—压电法、椭圆偏振光法、腐蚀法和比色法等。在精度不高时，可用比色法来简单判断厚度。比色法是利用不同厚度的氧化膜在白光垂直照射下会呈现出不同颜色的干涉条纹，从而大致判断氧化层的厚度。
颜色
氧化膜厚度（埃）

灰
100

黃褐
300

蓝
800

紫
1000
2750
4650
6500
深蓝
1500
3000
4900
6800
绿
1850
3300
5600
7200
黃
2100
3700
5600
7500
橙
2250
4000
6000

红
2500
4350
6250

7.5 第一次光刻工艺（基区光刻）
（1）、光刻原理
光刻工艺是加工制造集成电路微图形结构的关键工艺技术，起源于印刷技术中的照相制版。是在一个平面（硅片）上，加工形成微图形。光刻工艺包括涂胶、曝光、显影、腐蚀等工序。集成电路对光刻的基本要求有如下几个方面：
（1）高分辨率：一个由10万元件组成的集成电路，其图形最小条宽约为3um，而由500万元件组成的集成电路，其图形最小条宽为1.5--2um，百万以上元件组成的集成电路，其图形最小条宽≤1um，因此，集成度提高则要求条宽越细，也就要求光刻技术的图形分辨率越高。条宽是光刻水平的标志，代表集成电路发展的水平。
（2）高灵敏度：灵敏度是指光刻机的感光速度，集成电路要求产量要大，因此，曝光时间应短，这就要求光刻胶的灵敏度要高。
低缺陷：如果一个集成电路芯片上出现一个缺陷，则整个芯片将失效，集成电路制造过程包含几十道工序，其中光刻工序就有10多次，因此，要求光刻工艺缺陷尽量少，否则，就无法制造集成电路。
精密的套刻对准：集成电路的图形结构需要多此光刻完成，每次曝光都需要相互套准，因此集成电路对光刻套准要求非常高，其误差允许为最小条宽的10%左右。
集成电路所用的光刻胶有正胶和负胶两种：正性光刻胶通常由碱溶性酚醛树脂、光敏阻溶剂及溶剂等组成，光敏剂可使光刻胶在显影液中溶解度减小，但曝光将使光敏阻溶剂分解，使光刻胶溶解度大大增加而被显掉，未曝光部分由于溶解度小而留下。负性光刻胶和正性光刻胶相反，负性光刻胶在曝光前能溶于显影液，曝光后，由于光化反应交链成难溶大分子而留下，未曝光部分溶于显影液而去掉。由此完成图形复制。本次采用正光刻胶。
（2）工艺步骤
1) 准备：
A) 开前烘，坚膜烘箱，前烘温度设定95℃，坚膜温度为120℃。
B) 涂胶前15分钟开启图胶净化台，调整转速，以满足生产要求。
C) 光刻前30分钟，开启光刻机汞灯。
D) 开启腐蚀恒温槽，温度设定40℃
E) 清洗胶瓶和吸管，并倒好光刻胶。
F) 清洗掩膜版（基区光刻掩膜版），并在净化台下吹干
2) 涂胶：
光刻工艺采用旋转涂胶法，涂胶前设定好予匀转速和时间，甩干速度和时间。将氧化完成或扩散完成的硅片放在涂胶头上，滴上光刻胶进行涂胶，要求胶面均匀、无缺陷、无未涂区域。
3) 前烘
将涂好光刻胶的硅片放入前烘烘箱，并计时，前烘完成后将硅片取出，
4) 对准
将掩膜版上在光刻机上，并进行图形套准。
5) 曝光
将套准后的硅片顶紧，检查套准误差、检查曝光时间，确认无误后，进行曝光。
6) 显影
此采用浸泡显影，分别在1#显影液，2#显影液显3-5分钟，然后在定影液定影3-5分钟，之后在甩干机中甩干，在显微镜下检查是否合格，否则，返工。
7) 坚膜
在显影检查合格后将硅片放入坚膜烘箱进行坚膜，设定坚膜时间。
8) 腐蚀
将坚膜好的硅片准备腐蚀，首先确认氧化层厚度，计算腐蚀时间。然后进行腐蚀，腐蚀后冲水10分钟，甩干后在显微镜下检查是否腐蚀干净，若未腐蚀干净继续腐蚀。
9) 去胶
硅片腐蚀完成后，在3#液中将光刻胶去掉，并冲洗干净，工艺结束。
7.6 硼扩散工艺
7.6.1原理
扩散是微观粒子的一种极为普遍的热运动形式，各种分离器件和集成电路制造中的固态扩散工艺简称扩散，硼扩散工艺是将一定数量的硼杂质掺入到硅片晶体中，以改变硅片原来的电学性质。
硼扩散是属于替位式扩散，采用预扩散和再扩散两个扩散完成。
（1）预扩散硼杂质浓度分布方程为：

表示恒定表面浓度（杂质在预扩散温度的固溶度），D1为预扩散温度的扩散系数，x表示由表面算起的垂直距离（cm）,他为扩散时间。此分布为余误差分布。
（2）再扩散（主扩散）
硼再扩散为有限表面源扩散，杂质浓度分布方程为：

其中Q为扩散入硅片杂质总量：

D2为主扩散（再分布）温度的扩散系数。杂质分布为高斯分布。
7.6.2工艺步骤
1) 工艺