基于ARM处理器的片上系统设计.doc

基于ARM处理器的片上系统设计

4

资料内容仅供参考，如有不当或者侵权，请联系本人改正或者删除。
上海集成电路设计研究中心

基于ARM处理器的片上系统设计
技术研讨会邀请函

尊敬的先生/女士:

4月东南大学国家专用集成电路系统工程技术研究中心成为国内第一家ARM处理器内核的大学计划授权用户。经过一年多的努力, 我们面向无线信息终端应用设计了基于ARM7TDMI处理器内核的SoC芯片”Garfield”。为了与您分享基于ARM处理器内核的片上系统设计技术和经验, 我们诚挚地邀请您及您的同事参加由东南大学国家专用集成电路系统工程技术研究中心、 ARM中国公司、 上海集成电路设计研究中心联合举办的基于ARM处理器的片上系统设计研讨会。
”Garfield”处理器采用AMBA2.0作为片上总线; 集成了SRAM/Flash控制器; SDRAM控制器; Nand Flash控制器; 黑白, 灰度, 彩色液晶控制器; 6通道DMA控制器; 多媒体加速器( MMA) ; 片上SRAM; 实时钟; 通用定时器; 电源管理模块; 中断控制器; IIC控制器; SPI控制器; 2个UART串口; USB1.1 Device 控制器; MMC/SD 卡控制器和AC97控制器等模块, 芯片规模超过100万门。当前该处理器已完成两次基于TSMC 的投片, 并基于该处理器完成了掌上电脑原型样机的设计工作。
在”Garfield”处理器器的设计过程中, 我们在基于ARM处理器内核的SoC架构设计和高层模型评估, 多媒体算法的软硬件划分, SoC存储子系统设计与优化, 低功耗设计与优化, SoC功能验证, SoC后端设计等方面积累了一些设计经验。为了与您分享这些设计经验, 我们将于 5月25日( 星期二) 在上海集成电路设计研究中心召开基于ARM处理器的片上系统设计技术研讨会。会上”Garfield”处理器的主要设计工程师将向您详细介绍基于ARM7TDMI CPU内核的SoC的体系结构设计; 多媒体算法( MP3) 的软硬件划分, 建模和优化; SoC存储子系统的设计与优化; 功耗评估与优化技术; SoC功能验证; 基于”Garfield”处理器的样机开发等等内容。

会议主题: 基于ARM处理器的片上系统设计
主讲人员: ”Garfield”处理器设计工程师等
地点: 上海集成电路设计研究中心
地址: 上海北京东路668号G区7楼 上海集成电路设计研究中心 培训部
日期: 5月25日
时间: 上午9:00 ~ 下午5:00
联系方式: 陈 丽
电话: -216、 217 传真: 电子邮箱:
ARM CPU based SoC Design

Agenda:
Time
Topic
Speaker
9:00－9:30
Registration & Greeting

9:30-9:40
Brief introduction of National ASIC Center and the Seminar
Lingming, Project Manager of ”Garfield” processor
9:40-10:00
Introduction of ARM Technologies
Tan Jun , President of ARM China
10:00-10:20
Introduction of ARM design incubator in Shanghai ICC
Engineer from ICC
10:20-10:50
Introduction of ”Garfield” Processor
l The Target Application of ”Garfield”
l The challenges in the design
l Overview of the ”Garfield” processor Architecture
l Road Map for the incoming design
Lingming, Project Manager of ”Garfield” processor
10:50-11:50
l The Architecture design of ”Garfield”
l AMBA On chip Bus
l MP3 software/hardware co design
l MMA Armulator modeling and design
Dr. Yangjun , Chief Engineer of ”Garfield” Processor
11:50-13:00
Lunch

13:00-14:00
”Garfield ” Memory System
l Memory System Performance Analysis
l SDRAM controller performance optimization
l Embedded SRAM based program performance and Power optimization
Wangzheng, chief Front-end Engineer
Dr. Puhanlai, Chief Software Engineer
14:00-14:45
Specman based Function verification of ”Garfield ”
l Verification plan of Garfield
l EVC based AHB modules verification
l Coverage analysis
Mengweijia , Chief Verification Engineer
14:45-15:00
Tea Break

15:00-15:45
Power analysis and optimization of ”Garfield”
l Power estimation
l System level low power design
l Clock gating low power design and integrated clock gating cell for timing optimization
l SDRAM power model and analysis

Dr. Zhongrui , Chief Engineer of ”Garfield” Processor
16:00-16:30
”Garfield” Based PDA prototype design
l The hardware system of the PDA prototype
l uCLinux porting and optimization
l MiniGUI porting and optimization
Dr. Puhanlai, Chief Software Engineer
16:30-17:00
Free Discussion