ch06MCS51系列微控制器.pptx

1微机系统原理及应用第6章 MCS-51系列微控制器2内容提要内容提要n6.1 概述概述n6.2 CPU结构结构n6.3 存储器组织存储器组织n6.4 引脚功能引脚功能P0P3口口n6.5 单片方式以及总线扩展方式单片方式以及总线扩展方式36.1 MCS-51系列微控制器概述nIntel 公司1981年推出，MCS(Micro Controller Series)n8位CPU，含布尔处理器n内部时钟电路，外接晶振nROM：无ROM型/基本型4KB/增强型8KBnRAM：基本型128B/增强型256Bn定时器：16位，基本型2个/增强型3个n并行I/O 口：P0P3，4个8位并行I/On串行口：全双工串行口1个n中断系统：中断源基本型5个/增强型6个，2个优先级4HMOS工艺工艺功耗高功耗高Intel 公司的MCS-51系列产品8051 /8751 /80318051 /8751 /80318052 /8752 /80328052 /8752 /803280C51/87C51/80C3180C51/87C51/80C3180C52/87C52/80C32 80C52/87C52/80C32 掩膜掩膜ROMEEPROM无无ROMCHMOS工艺工艺功耗低功耗低尾数1：基本型；尾数2：增强型5简化的结构示意图6外形及引脚排列72、CPU结构8与运算相关的寄存器nALU运算部件nTMP2，TMP1暂存器，对用户不透明nPSW运算标志，处理器状态nACC累加器，A寄存器nB通用寄存器，乘除运算PSWPSW.7PSW.6PSW.5PSW.4PSW.3PSW.2PSW.1PSW.0（D0H）CYACF0RS1RS0OV-P9PSW的标志位nCY：进位标志，运算在最高位发生进(借)位，则该位为1状态；否则为0。nAC：辅助进位标志，两个8位数运算时，低四位向高四位进位，则AC=1，否则AC=0。用于BCD码加法后的调整，程序员不直接使用。nOV：溢出标志位，为1有溢出，为0则无溢出。nP：奇偶标志，累加器ACC中，“1”的个数为奇数则P=1；否则为偶数，P=0。nF0：用户标志nRS1，RS0：通用寄存器选择位10与控制器相关的寄存器nPC程序计数器，复位时初值为0000H。nSP堆栈指针寄存器，8位。复位初值为07H，入栈递增1，出栈递减1，堆栈在内部RAM空间。nDPTR数据指针寄存器，16位。访问扩展数据空间中的数据。nIR指令寄存器，程序员不使用。11内部时钟内部时钟 外部时钟外部时钟时钟电路时钟电路1280C51的时钟信号的时钟信号一个一个机器周期机器周期包含包含12个晶振周期或个晶振周期或6个时钟周期个时钟周期 指令的执行时间称作指令的执行时间称作指令周期指令周期（单、双、四周期）13复位与复位状态n复位：通过电路，在上电或按下复位按钮时，使CPU处于已知的初始状态nPC的初值为0000H意味着什么？n128/256个字节的RAM中的内容是否被复位到00H?寄存器内容PC0000HACC00HB00HSP07HDPTR0000HP0P3FFH14复位复位电路电路上电复位电路上电复位电路 按键与上电复位按键与上电复位 复位要求：使复位要求：使RST引脚连续保持至少引脚连续保持至少2个机器周期个机器周期（24个晶体振荡周期）的高电平。个晶体振荡周期）的高电平。153、MCS-51的存储器组织n具有多个独立的逻辑地址空间n程序代码与数据在不同空间n片内有一块多用途RAMn特殊功能寄存器提供对片内功能部件的访问16程序存储器配置程序存储器配置（64KB ROM）n片内有一部分片内有一部分ROM n不足部分外部扩充不足部分外部扩充n目前片内也可达目前片内也可达64Kn/EA引脚的配置作用引脚的配置作用u掩膜掩膜ROM/FLASHuOEM产品需要产品需要u无无ROM型型17程序存储器程序存储器地址安排地址安排PC是是16位，所以能寻位，所以能寻址址64KB ROM。掩膜掩膜ROM/FLASH ROM，在内部有，在内部有4/8KB的的EPROM，而，而80C31在内部没有在内部没有ROM。18内部RAM与SFR间接寻址间接寻址 RAM(仅增强型有仅增强型有)128Bytes间接和直接寻址间接和直接寻址RAM 128Bytes（多用途）（多用途）直接寻址直接寻址SFR(Special Function Registor)80FFH007FHn80FFH有两个逻辑地址空间，CPU以指令的寻址方式区分。19R7R6R5R4R3R2R1R0R7R6R5R4R3R2R1R0R7R6R5R4R3R2R1R0R7R6R5R4R3R2R1R0Bank3Bank2Bank1Bank000H1FHCyAcF0RS1RS0OVPPSW多用途内部RAM通用寄存器组区任务切换过程中快速保护和恢复现场。任务切换过程中快速保护和恢复现场。20多用途内部RAM可位寻址RAM区7FH 7EH 7DH 7CH 7BH 7AH 79H 78H07H 06H 05H 04H 03H 02H 01H 00H位地址00H-7FH2FH20H字节地址n每个字节的8个位分别编址nCPU提供对单个位的访问方式21通用通用RAM区（区（30H7FH）n位寻址区之后，共位寻址区之后，共80个字节；个字节；n可以作为数据缓冲器（分配为变量）；可以作为数据缓冲器（分配为变量）；n操作指令非常丰富，数据处理方便灵活；操作指令非常丰富，数据处理方便灵活；n在实际应用中，常需在该在实际应用中，常需在该RAM区设置堆栈；区设置堆栈；u栈顶的位置由栈顶的位置由SP寄存器指示寄存器指示u复位时复位时SP的初值为的初值为07Hu软件可对其重新设置软件可对其重新设置u堆栈在高地址区堆栈在高地址区22特殊功能寄存器SFRn除R0R7(4组)以外，程序员可访问的任何寄存器都是在SFR逻辑空间编址，包括ACC，B，SP，PSW，DPTRn对应于并行口P0P3有同名的寄存器提供访问；n定时器TMOD,TCON,TH0,TL0,TH1,TL1，T2CON,TH2,TL2,RCAP2H,RCAP2Ln串行控制口SBUF,SCONn电源控制 PCONn中断控制寄存器IE,IPSFR都是直接寻址，即按地址访问。都是直接寻址，即按地址访问。按地址访问，对新增功能，只需知道地址，不需要增加指令。按地址访问，对新增功能，只需知道地址，不需要增加指令。234、MCS-51系列微控制器的P0P324nP1口的结构（锁存器，三态门和驱动）u写状态“1”或“0”到引脚；u读引脚、读锁存器；u“读修改写”操作；u可以字节操作，也可位操作。25读读修改修改写写如如CPU执行下列指令时执行下列指令时 ANL P1，An读：读：内部产生内部产生读锁存器读锁存器操作信号，锁存操作信号，锁存器器Q端数据进入内部数据总线；端数据进入内部数据总线；n修改：修改：与累加器与累加器A进行逻辑运算之后产进行逻辑运算之后产生结果；生结果；n写：写：将结果送回将结果送回P1口的锁存器并出现口的锁存器并出现在引脚。在引脚。读锁存器可避免因外电路造成误读。读锁存器可避免因外电路造成误读。26准双向准双向I/O口口1、P1口是通用的准双向口是通用的准双向I/O口。口。2、输出高电平时，能向外提供拉电流负、输出高电平时，能向外提供拉电流负 载，不必再接上拉电阻。载，不必再接上拉电阻。3、当、当P1口用作输入时，口用作输入时，须向口锁存器须向口锁存器写入写入1。27P3的结构n类似于P1，P3也是准双向口；n具有第二功能，其操作通过相应的特殊功能寄存器；n剩余的第一功能用位操作。28P3口的第二功能引脚分布 第一功能第二功能信号名功能描述方向P3.0P3.0RxDRxD串行通信输入I IP3.1P3.1TxDTxD串行通信输出O OP3.2P3.2/INT0/INT0外部中断输入0I IP3.3P3.3/INT1/INT1外部中断输入1I IP3.4P3.4T0T0定时器/计数器外部输入0I IP3.5P3.5T1T1定时器/计数器外部输入1I IP3.6P3.6/WR/WR扩展RAM写控制信号O OP3.7P3.7/RD/RD扩展RAM读控制信号O O29P2口的结构n作为端口，与P1类似，准双向口；n根据指令的需要，控制MUX开关；输出高8位地址A8A15，是总线功能（有些系统只需要低8位地址）30P0口的结构n端口功能n低8位地址功能n数据总线功能31P0用作通用用作通用I/O口口 当系统既不进行片外的当系统既不进行片外的ROM扩展，扩展，也不进行片外也不进行片外RAM扩展时，扩展时，P0用作通用用作通用I/O口。口。在这种情况下，硬件自动使在这种情况下，硬件自动使MUX开关接开关接向锁存器的反相输出端。向锁存器的反相输出端。与门输出的与门输出的“0”使输出驱动器的上拉场使输出驱动器的上拉场效应管效应管T1处于截止状态。因此，输出级工作处于截止状态。因此，输出级工作在漏极开路方式。在漏极开路方式。外接上拉电阻可构成准双向口。外接上拉电阻可构成准双向口。32 P0作地址作地址/数据总线数据总线n在外部存储器访问周期，在外部存储器访问周期，P0P0口分时传输低口分时传输低8 8位地址信息和数据信息，用作总线；位地址信息和数据信息，用作总线；n在地址（或数据）的输出阶段，硬件自动将在地址（或数据）的输出阶段，硬件自动将MUXMUX开关接至反相器的输出端，开关接至反相器的输出端，T1T1，T2T2呈呈推挽方式驱动，引脚电平跟随内部地址线推挽方式驱动，引脚电平跟随内部地址线（或数据线）的状态；（或数据线）的状态；nCPUCPU读总线阶段，硬件自动将读总线阶段，硬件自动将MUXMUX开关拨开关拨向锁存器，自动向锁存器写入向锁存器，自动向锁存器写入FFHFFH并且置并且置“读引脚读引脚”信号有效；信号有效；nP0.XP0.X引脚的状态经缓冲器进入内部数据总线。引脚的状态经缓冲器进入内部数据总线。335 5、单片方式以及总线扩展方式、单片方式以及总线扩展方式总线型应用的总线型应用的“三总线三总线”模式模式非总线型的单片工作方式非总线型的单片工作方式